ad10等长走线

在电子设计自动化（EDA）软件 Altium Designer（通常简称AD，AD10 指其一个版本）中，“等长走线”指的是设计印刷电路板（PCB）时，对一组相关的信号线（如数据总线、地址总线、时钟/数据对、差分对等）进行布线，使它们的物理走线长度相等或非常接近的设计过程和技术。

为什么要做等长走线？

保证信号时序同步： 在高速数字电路（如 DDR 内存、高速串行总线 PCIe/USB/HDMI、并行总线等）中，信号在PCB导线上的传播速度是有限的。如果同一组相互关联的信号（例如，DDR 的一组 DQ 数据线）长度差异过大，信号到达接收端的时间就会不同步。
避免时序错误： 这种不同步会导致信号违背接收端芯片的建立时间或保持时间要求，从而产生数据采样错误、数据不稳定等问题。
减少信号偏移： 对于差分信号，长度不等会导致信号相位差改变，破坏信号的互补性，降低噪声抑制能力和信号质量。

在 Altium Designer 中实现等长走线的关键步骤和方法：

设置匹配长度规则：
- 这是核心步骤。在 设计 -> 规则 菜单中打开 PCB 规则和约束编辑器。
- 找到 High Speed -> Matched Lengths 规则类别。
- 创建一个新规则（或多个规则）。
- 指定目标网络： 在 Where the First Object matches 部分，选择需要等长的一组信号（通常通过创建 Net Class 来实现，将需要等长的网络添加到一个类里，然后在规则中匹配这个类）。
- 设置约束：
  - 目标长度： 可以是 From Driven Pad（从驱动引脚算起）、From Net（基于指定参考网络长度）、Manual（手动输入）。
  - 公差： 允许的长度误差范围（如 ±5mil, ±0.1mm）。这是等长精度的要求。公差越小，时序控制越严格。
  - 检查方式： 通常选 Check Max/Min Length（检查最大最小长度差）。
- 范围： 通常在 Same Layer 检查（信号在同一层传播速度相同），有时多层板需要考虑 All Layers（结合层叠结构计算等效长度）。
定义网络类：
- 将需要设置等长约束的一组相关网络（如 DDR 的 DQ0-DQ7）放入同一个网络类（Net Class）。这在原理图设计阶段或PCB的 设计 -> 类 菜单中完成。
- 在匹配长度规则中指定这个网络类作为约束对象。
交互式长度调整：
- 使用 Altium Designer 提供的交互式布线工具进行调整。
- “交互式长度调整”工具： 在布线模式下或选择走线后，使用快捷键 U -> I（或通过菜单 布线 -> 交互式长度调整）启动。软件会基于你设置的规则显示当前长度、目标长度和差值。通过在走线上添加符合规则的蛇形走线来增加短线长度。
- “交互式蛇形布线”工具： 在布线模式下，按快捷键 Shift + A 直接进入蛇形布线模式。放置走线时自动添加蛇形弯曲来精确控制最终长度。可以按 Tab 键实时修改蛇形幅度、间隙等参数。
- “调整差分对长度”工具： 对于差分对，有专用工具（快捷键 U -> D）来同时调整正负差分线的长度，确保它们等长且差分阻抗匹配。
利用“PCB”面板：
- 打开 PCB 面板（通常在界面左侧），选择 Nets 视图并展开你关心的网络类。
- 这里可以清晰地看到类下每个网络的当前长度、相对于目标长度的超出/不足量、以及类内最长和最短网络及其差值。这是监控等长进度的主要窗口。
设计规则检查：
- 布线完成后务必运行设计规则检查（工具 -> 设计规则检查）。
- 确保在 Electrical 和 Routing 类别下的相关规则（包括匹配长度规则）都通过检查，没有报错。

关键技巧和注意事项：

参考网络： 通常选择组内最长的网络作为目标长度，或者选择时钟信号作为参考。增加短线长度比缩短长线容易得多（缩短需要重新布线或打孔换层，影响更大）。
蛇形走线设计：
- 幅度和间隙： 蛇形的弯曲幅度不宜过小，间隙不宜过小，否则会影响阻抗和信号质量。遵循制造商的建议或仿真结果。
- 圆角 vs 直角： 优先使用圆弧转角或 45 度角，避免 90 度角，减少信号反射。
- 方向： 避免在高速信号路径的关键区域（如靠近芯片引脚）添加蛇形。
层叠影响： 不同 PCB 层的介电常数可能略有不同，导致信号传播速度不同。如果等长组跨越了不同层，需要在匹配长度规则中选择 All Layers，并确保层叠结构设置正确，软件会自动计算等效电气长度。有时需要根据层叠手动补偿长度。
匹配顺序： 组内匹配完成后再进行组间匹配（如果时序要求严格）。例如，让所有 DQ 线相互等长后，再让 DQS 信号与 DQ 组匹配。
物理长度 vs 电气长度： 对于极高速度信号，需要考虑传输线效应和传播速度，有时需要基于仿真确定等长目标值。

总结: 在 Altium Designer 中进行等长走线是一项关键的高速 PCB 设计技术，主要通过设置精确的 Matched Lengths 设计规则、利用网络类管理相关信号、并结合强大的交互式布线工具（特别是蛇形布线）来实现。其核心目标是严格控制关键信号路径的长度差异，确保高速数字信号的可靠传输和正确的时序关系。务必结合设计规则检查（DRC）来验证设计的合规性。