在PCB设计中进行测试点（Test Points）设置是确保电路板可测试性和可维护性的关键步骤。以下是测试点设置的中文指南，包含规范、布局要点及注意事项：

一、测试点设置规范

1. 尺寸标准

   • 直径/尺寸：建议直径 0.8mm~1.5mm（通孔测试点）或矩形焊盘 1.0×1.0mm 以上，满足测试探针接触面积。
   • 间距：相邻测试点中心距 ≥ 2.54mm（100mil），避免探针碰撞。

2. 电气隔离

   • 测试点周围 0.5mm内不得铺铜，防止探针接触短路，可在AD/KiCad中设置"Test Point"专属规则禁止覆铜。

3. 位置要求

   • 距板边 ≥3mm（便于夹具夹持）。
   • 避开高大元件（如电解电容、散热器）5mm 以上，避免干涉。

4. 双面布局

   • 优先布置在 Bottom层（底面），简化测试夹具设计。
   • 必须双面放置时，上下层测试点需错开位置，防止探针冲突。

二、关键信号测试点设置

示例：DDR内存的CLK、DQ、VREF等信号均需测试点。

三、布局注意事项

1. 避免冲突区域

   • 禁止在BGA芯片下方、连接器扣合区域、螺丝孔周围3mm内放置测试点。

2. 丝印与标识

   • 每个测试点旁添加 丝印标识（如 "TP1"、"VCC3V3"），标识尺寸 ≥1mm 高，方向与探针方向一致。

3. 特殊信号处理

   • 高频信号：测试点串联≤10Ω电阻减少阻抗突变。
   • 高电压（>30V）：使用隔离焊盘，周围增加 2mm安全间距。

4. DFT（可测试性设计）规则

   • 所有网络需保证≥1个可访问测试点，覆盖率需 >95%（特殊网络如RF除外）。

四、EDA工具设置技巧（以Altium/KiCad为例）

• Altium Designer：
  使用 Design » Rule » Testpoint 规则，设置：

  • 允许的层（优先Bottom层）
  • 最小/最大焊盘尺寸
  • 安全间距约束

• KiCad：
  通过 "敷铜排除区域" 在测试点周围设置禁铜区，手动添加"TP_"前缀标识符。

五、常见错误避坑

• ⛔ 错误：测试点放在散热焊盘正下方（热焊膏干扰接触）
  ✅ 解决：偏移至少2mm布置。

• ⛔ 错误：密集区域测试点未标记，导致调试混淆
  ✅ 解决：强制添加唯一性标识符（如TP_A1, TP_B2）。

• ⛔ 错误：缺少关键电源反馈点（如DC-DC的FB脚）
  ✅ 解决：在反馈分压电阻处增设测试点。

遵循以上规范可显著提升ICT（在线测试）和功能测试成功率。最终务必生成测试点报告，确认每个网络的测试覆盖情况，并通过DRC规则检查避免遗漏/冲突。测试点占板面积应控制在总面积的 3%~5% 以内，平衡测试性与成本。