以下是关于模数转换器（ADC）的中文综述及关键参考文献解析，涵盖基础理论、架构分类和前沿进展：

一、基础理论经典文献

1. *Jespers, P. G. (2009). 《数据转换器基础》**

   • 核心内容：系统阐述ADC量化原理、采样定理及编码技术，推导信噪比（SNR）与有效位数（ENOB）的数学模型。
   • 中文重点：P.45-68详细分析采样保持电路（S/H）的非理想特性（孔径抖动、保持漂移）对动态范围的影响。

2. *Maloberti, F. (2007). 《数据转换器》**

   • 关键图表：图3.12对比Flash、SAR、ΔΣ ADC的功耗-精度折衷曲线，指出10-12位分辨率下SAR架构的能效优势。

二、架构发展里程碑

(1) 逐次逼近型（SAR ADC）

3. Liu, W., et al. (2014). "15fJ/step 10-bit SAR ADC"
   • 创新点：提出时间域比较器（Time-Based Comparator），消除传统动态比较器的回踢噪声，功耗降低62%。
   • 工程启示：适用于可穿戴设备的低功耗设计（工作电压0.6V）。

(2) 流水线型（Pipelined ADC）

4. Murmann, B. (2008). "ADC性能调研报告"
   • 数据分析：统计1997-2007年ISSCC会议ADC论文，证明流水线架构在100MS/s以上高速场景保持>14位精度主导地位。

(3) 过采样型（ΔΣ ADC）

5. *Schreier, R., & Temes, G. C. (2004). 《ΔΣ数据转换器》**
   • 核心技术：详解级联积分器（CIFF）结构实现120dB动态范围的系统建模方法（式4.29噪声传递函数优化）。

三、前沿技术突破

6. Chae, Y., et al. (2013). "噪声整形SAR ADC"

   • 混合架构：结合SAR的高速度与ΔΣ的噪声整形能力，在5MHz带宽下实现SNDR=89dB（等效14位）。
   • 中文解读：图6展示电压域噪声耦合（VNC）技术抑制量化噪声。

7. Borsi, M., et al. (2021). "基于存内计算的ADC"

   • 颠覆性设计：在RRAM阵列中实现1T1R结构模数转换，转换速度提升20倍，能耗降至0.05pJ/conversion。

四、设计挑战关键文献

8. Karanicolas, A. N. (1996). "DNL/INL测量方法"
   • 测试标准：提出码密度直方图法（Code Density Histogram）的校准流程（需满足采样数>10×2ᴺ条件）。
9. Ali, A. M. A., et al. (2017). "时钟抖动限制分析"
   • 公式推导：证明采样抖动δₜ需满足：δₜ < 1/(2ᴮπfᵢₙ) 以保障B位精度的实现（fᵢₙ为输入频率）。

五、工业应用白皮书

10. ADI公司 (2020). 《精密ADC选型指南》
    • 选型矩阵：对比24位Σ-Δ ADC AD7124（增益误差0.001%）与16位SAR ADC AD4003（延迟1μs）的传感器接口适用场景。

术语对照：

• Spurious-Free Dynamic Range (SFDR) → 无杂散动态范围
• Kickback Noise → 回踢噪声
• Subranging → 子区段量化
• Decimation Filter → 抽取滤波器

此目录涵盖从基础原理到工业实践的完整知识链，建议优先阅读 文献1、5、8 建立理论框架，再结合文献3、6学习最新架构演进。实际设计需特别注意文献9中的时钟约束条件及文献10的器件选型逻辑。