pcb布局布线流程

PCB（Printed Circuit Board）布局布线是硬件设计的关键环节，以下是详细的中文流程说明：

一、设计准备阶段

原理图确认
- 完成原理图设计，确保电路逻辑正确、器件参数准确。
- 生成网络表（Netlist），用于后续布局布线匹配连接关系。
设计约束设定
- 电气约束：阻抗要求（如50Ω阻抗线）、等长布线（差分对/DDR等）、电流承载能力。
- 物理约束：板框尺寸（由结构工程师提供）、安装孔位置、限高区域。
- 生产约束：最小线宽/线距（如4mil）、最小过孔孔径（如0.2mm）、阻焊桥要求。
封装库检查
- 核对所有元件的PCB封装（Footprint），确保引脚间距、焊盘尺寸与实物一致。

二、布局阶段（关键步骤）

板框导入
- 将结构图（DXF文件）导入PCB工具（如Altium/KiCad/Cadence），确定PCB形状和禁布区。
预布局
- 放置连接器、开关、指示灯等位置敏感器件（固定于板边或外壳开孔处）。
- 规划电源模块、高频模块等关键区域。
模块化布局
- 功能分区：按电路模块（电源、MCU、射频、模拟电路）分区放置。
- 信号流向：遵循"输入→处理→输出"的路径，减少交叉走线（如传感器信号直接进入MCU ADC）。
- 关键器件优先：
  - MCU/FPGA：置于中心，靠近存储器及外设。
  - 开关电源：远离敏感模拟电路，电感下方禁止走线。
  - 高速器件（DDR/USB）：严格按数据手册要求布局，控制走线长度。
散热与EMC设计
- 发热器件（如LDO、MOSFET）靠近散热孔或板边，预留铜皮散热。
- 易干扰电路（如晶振、时钟）远离板边和连接器，包地处理。
布局优化
- 检查元件间距（避免焊接冲突）。
- 调整元件方向（如电阻电容对齐便于批量焊接）。

三、布线阶段

层叠规划
- 4层板典型叠层：Top→Signal1, Mid1→GND, Mid2→Power, Bottom→Signal2
- 关键信号（如射频线）优先走内层参考完整地平面。
电源布线
- 优先级策略：先布电源线→再布高速线→最后低速信号。
- 电源树形拓扑：输入电容→开关芯片→电感→输出电容→负载。
- 大电流路径：加宽线宽（如1A电流需≥40mil线宽），避免直角走线。
信号布线
- 高速信号（USB/DDR/HDMI）：
  - 阻抗控制：计算线宽/叠层（如USB差分线90Ω±10%）。
  - 长度匹配：等长组内误差±5mil（如DDR数据线）。
- 模拟信号（传感器/音频）：
  - 远离数字噪声源，必要时加地屏蔽。
- 时钟信号：
  - 最短路径布线，两侧包地并打屏蔽过孔。
过孔使用
- 高速线避免过多过孔（每个过孔增加0.5ps延迟）。
- BGA封装下方使用微过孔（Microvia）扇出。

四、设计验证

DRC（设计规则检查）
- 工具自动检查线宽、间距、未连接网络等违规项。
电气规则检查（ERC）
- 验证短路、开路、天线效应（未接负载的浮动线）。
信号完整性仿真
- 使用HyperLynx/SIwave等工具：
  - 检查DDR眼图、USB信号反射、电源纹波。
DFM（可制造性分析）
- 最小焊盘间距、丝印重叠、阻焊桥风险检测（常用工具：Valor/DFM Expert）。

五、输出生产文件

Gerber文件
- 输出各层铜箔（.GTL/.GBL）、丝印（.GTO）、阻焊（.GTS）、钻孔图（.DRL）。
钻孔文件
- 标注过孔位置、孔径（区分通孔/盲埋孔）。
装配图
- 包含元件位置、极性标记的PDF文件。
BOM（物料清单）
- 完整器件列表与位号对应。

六、注意事项

EMC设计
- 关键信号跨分割参考平面 → 导致EMI辐射超标（需在跨分割处加缝合电容）。
散热处理
- 高热器件（如DC-DC芯片）下方铺铜并打散热过孔阵列。
避免环路
- 高速信号线与其回路（GND）形成的环路面积最小化。
特殊信号处理
- 射频线：优先弧线布线，避免90°拐角。

案例说明

四层IoT主板布局：

Top层：放置MCU及阻容元件，RF模块（蓝牙/WiFi）在板角独立分区。

Mid1层：完整地平面（GND），为Top层信号提供参考。

Mid2层：电源平面（3.3V/1.8V），通过过孔连接至顶层电源器件。

Bottom层：低速信号（I2C/传感器）和调试接口。
关键布线：

DDR3布线：数据线做每组等长（±10mil），地址线做全局等长。

射频天线：50Ω阻抗控制，天线下方挖空所有层，禁止铺铜。