PCB引脚间距标准主要分为直插式封装（DIP/THT） 和 表面贴装封装（SMD） 两大类，不同标准对应不同器件类型。以下是常见标准及说明：

一、直插式封装（THT）引脚间距

1. DIP（双列直插封装）

   • 通用标准：100 mil（约2.54 mm）
   • 应用：传统IC、芯片插座、连接器等。

2. 变体间距：

   • 部分高密度器件：50 mil（约1.27 mm）
   • 大功率器件（如继电器）：200 mil（约5.08 mm）或更大。

二、表面贴装封装（SMD）引脚间距

常见标准：

1. 标准间距
   • 50 mil（1.27 mm）：早期SOIC、PLCC封装。
2. 中等密度（主流）
   • 25 mil（0.65 mm）：TSSOP、部分QFP封装。
   • 20 mil（0.5 mm）：主流QFP、LQFP。
3. 高密度（细间距）
   • 16 mil（0.4 mm）：细间距QFP（如FQFP）。
   • 12 mil（0.3 mm）：超密QFP、部分CSP。
4. 极细间距（先进封装）
   • 8 mil（0.2 mm）及以下：CSP、WLCSP、部分BGA。

主流封装示例：

• SOT系列：引脚少（3-6脚），间距多为 50 mil（1.27 mm）。
• SOIC：引脚间距 50 mil（1.27 mm）。
• TSSOP：常见 0.65 mm（25 mil）。
• QFP/LQFP：0.5 mm（20 mil）或 0.4 mm（16 mil）。

三、BGA（球栅阵列）间距

• 通用标准：
  • 1.0 mm → 0.8 mm → 0.65 mm（主流应用）
  • 0.5 mm → 0.4 mm → 0.3 mm（高密度/先进封装）
• 工业趋势：0.5 mm 及以上为常见量产标准；0.4 mm 及以下需高精度工艺。

四、关键标准规范

1. IPC标准：
   • IPC-7351：定义封装焊盘设计规则，含引脚间距要求。
   • IPC-SM-782（现并入7351）：SMD焊盘设计标准。
2. IEC/JEDEC标准：
   • JEDEC MS-013（QFP封装）、JESD30（BGA封装）等明确引脚间距定义。

五、设计注意事项

1. 制造能力匹配：
   • 常规产线最小间距：0.2 mm（8 mil）（需光学检测AOI）。
   • <0.2 mm 需高精度SMT设备（如激光钢网）。
2. 间距与工艺关系：
   • ≤0.3 mm：需锡膏印刷+SPI检测+精密钢网。
   • BGA：推荐X-Ray检测。
3. 安全间距规则：
   • 电气间隙：≥0.15 mm（低压）；高压场景需按安规加宽。
   • 爬电距离：≥0.25 mm（污染等级2）。

六、发展趋势

• 消费电子：向0.4 mm（QFP）及0.35 mm BGA普及。
• 车规/工业级：仍以0.5 mm以上为主（可靠性优先）。
• 先进封装：Fan-out、SiP推动0.2 mm以下间距应用。

建议根据具体器件封装手册确认尺寸，并在设计时结合 IPC标准 和 PCB厂工艺能力 进行公差控制（通常预留±0.05 mm余量）。