ad pcb布线平行

在 Altium Designer (AD) 中进行 PCB 布线时，平行布线是常见的走线方式，但也需要遵循一些关键原则来确保信号完整性和避免干扰，尤其是对于高速信号或易受干扰的模拟信号：

? 核心原则与注意事项：

避免过长距离的紧邻平行走线：
- 问题： 当两根信号线长时间平行且靠得很近时，会产生串扰。
- 原理： 一根线上的变化电流会在邻近线上感应出不需要的电压（容性耦合和感性耦合）。
- 影响： 可能导致逻辑错误、信号失真、噪声增加，严重影响高速数字信号（如时钟、数据线）或高精度模拟信号。
- 措施： 尽量减少平行长度，拉开平行线之间的距离。
遵循 3W 原则（经验法则）：
- 定义： 相邻两条平行走线的中心距 (S) 应至少是走线宽度 (W) 的 3倍（即 S ≥ 3W）。
- 目的： 在布线空间允许的情况下，3W 原则能显著减少串扰（可控制在 70% 以下）。这个比例越大，串扰越小。
- 应用： 对于关键信号线（如时钟、高速差分对旁边的单端线、敏感模拟线），应尽量遵循此原则。
拉开敏感信号与潜在干扰源的间距：
- 将高速数字信号（尤其是时钟、开关电源噪声）与高精度模拟信号（如传感器输入、小信号放大）的走线垂直交叉或保持远距离平行。
- 避免模拟信号线与数字电源线、高频数字信号线长时间平行紧邻。
优先使用垂直或斜向交叉：
- 当不同网络的走线需要在不同层交叉时，尽量使它们在交叉点处垂直相交。
- 斜交（45度）也是较好的选择。
- 避免： 不同网络的走线在相邻层长时间平行走线（尤其在高速设计中），这会产生层间串扰。
利用地平面隔离：
- 最佳实践： 信号线最好布在与完整地平面（GND Plane）相邻的层（如 Top/GND 或 GND/Bottom）。
- 作用：
  - 提供低阻抗回路路径，减小环路面积。
  - 作为屏蔽，减少信号层之间或同层相邻信号线之间的串扰。
- 关键点： 确保平行走线（尤其在不同层）之间有连续的参考地平面相隔。
高速差分对的平行布线：
- 要求： 差分对内部的两条线 (P 和 N) 必须等长、等间距、平行紧邻走线，以保持阻抗连续并利用抵消原理抑制共模噪声。
- ⚠️ 注意： 此时“平行”是设计要求和优点。但同时，这个差分对作为一个整体，需要与其它信号（单端线或其他差分对） 遵循上述原则（拉开间距或垂直交叉），避免外部干扰。
避免锐角或直角拐弯：
- 在平行走线需要拐弯时，使用 45度角 或 圆滑弧线，避免使用 90度直角。
- 原因： 直角或锐角在高频下会产生额外的寄生电容，影响阻抗连续性和信号边沿，也可能在制造中引起酸角残留问题（虽现代工艺已改善）。
- 做法： 在 AD 中设置布线首选拐弯模式为 45 或 Any Angle（自由角度）。在平行布线拐弯处保持内侧间距同样重要。

? AD 中实现这些原则的操作技巧：

布线规则设置： 在 Design -> Rules... 中设置布线规则，特别是：
- Electrical -> Clearance: 设置不同网络走线间的最小间距（支持按对象、网络类细化）。考虑串扰时，应大于默认值。
- Routing -> Width: 设置默认和特定网络的线宽。线宽 W 是 3W 原则的基础。
- Routing -> Routing Via Style: 设置过孔尺寸。
- Routing -> Routing Corners: 设置首选拐弯模式（如 45 Degrees）。
- High Speed -> Matched Net Lengths：用于设置差分对内或需要等长的信号组的布线匹配约束（如蛇形线）。
使用差分对布线： 定义好差分对 (Design -> Classes...)，在布线时按 Tab 可同时调整间距 S。差分对内间距应恒定（满足阻抗要求），对间间距应拉大。
利用推挤和间距保持： 启用 Push & Shove 布线模式，设置合适的 Clearance 规则后，布线时会自动推挤已有走线保持间距。
切换层布线： 当需要交叉时，使用过孔切换到另一个布线层。尽量保证参考平面完整（不要在参考平面上开大缝）。
绘制隔离带： 在特别敏感区域或模拟/数字分界处，可以在走线周围绘制禁布区 (Place -> Keepout -> Track) 或在阻焊层 (Solder Mask) 绘制走线来进行物理隔离（常用铜皮铺地实现）。
蛇形布线控延时： 在需要等长的信号组 (Signal Harness 或 Net Class)，在规则中设置 Matched Length 约束后，可利用 Tools -> Interactive Length Tuning 添加蛇形走线来增加长度，此时蛇形部分自身平行也需遵循 3W 原则，减少自身串扰。
铺铜（Polygon Pour）： 用于电源 (Power Plane) 和地 (GND Plane) 层，提供低阻抗路径和屏蔽。设置好铺铜规则（连接方式、间距等）。