在 DesignSpark PCB 中，“总线”（Bus）是一种将多条逻辑相关的信号线组合成一个单一逻辑实体的功能，常用于简化原理图设计（尤其在数字电路中）。以下是总线操作的详细说明：

总线核心概念

1. 逻辑分组
   总线本身不直接代表电气连接，而是将相关信号线（如数据线 D0~D7、地址线 A0~A15）归为一组，提升原理图可读性。
2. 连接方式
   总线内的信号需通过网络标签（Net Labels） 或总线入口（Bus Entries） 连接具体器件引脚（如 CPU、内存芯片）。

创建总线的操作步骤

1. 放置总线路径
   • 点击工具栏 Place Bus 图标（或按 B 快捷键）→ 在原理图中绘制总线路径（蓝色粗线）。
2. 命名总线
   • 右键点击总线路径 → Properties → 命名总线（例如 DATA[0..7] 表示 8 位数据总线）。
3. 连接信号到总线
   • 方式 1：网络标签
     • 放置 Net Label（工具栏标签图标）在信号线上 → 名称格式：总线名+索引（如 DATA0, DATA1... DATA7）。
   • 方式 2：总线入口
     • 使用 Place Bus Entry 工具绘制斜向短线（如图示 → 连接器件引脚到总线路径。
       

关键注意事项

1. 命名规则必须一致
   • 总线名 DATA[0..7] 对应网络标签 DATA0/DATA1... 或 DATA[0]/DATA[1]（软件自动识别）。
2. 避免电气错误
   • 仅通过总线连接的器件引脚 不会自动连通！必须在引脚或信号线上放置对应的网络标签（如 DATA0）。
3. 跨页连接
   若总线信号跨越多页原理图，需使用 Off-Page Connector 并标注相同网络标签。

常见问题解决

适用场景

• 数据/地址总线（如 CPU 连接存储器）
• 并行通信线路（如 PCI 接口）
• 多路复用信号分组

? 提示：总线在 PCB 布线阶段不会自动生成物理走线，需手动或通过布线规则规划信号组。

通过合理使用总线，可大幅减少原理图中的交叉线，提升设计整洁性。遇到具体操作问题时，可提供截图进一步分析！