以下是PCB设计中数字地(DGND)和模拟地(AGND)的区分图解及详细说明：

关键概念图解

+----------------------------+     +----------------------------+
|         模拟区域           |     |         数字区域           |
|                            |     |                            |
|  +----------------------+  |     |  +----------------------+  |
|  | 模拟器件 (传感器/运放) |  |     |  | 数字器件 (MCU/逻辑IC) |  |
|  | AGND铺铜区域          |  |     |  | DGND铺铜区域          |  |
|  +----------------------+  |     |  +----------------------+  |
|                            |     |                            |
+------------||--------------+     +--------------||-----------+
             || 单点连接处                        || 
             ▼▼                                   ▼▼
     ┌─────────────────┐                ┌─────────────────┐
     │  磁珠/0Ω电阻    ├───▶ 接地点 ◀───┤                 │
     └─────────────────┘   (GND Pad)    └─────────────────┘

图解说明

1. 物理分割

   • 模拟地 (AGND)：覆盖所有模拟器件（传感器、ADC、运放），独立铺铜。
   • 数字地 (DGND)：覆盖数字器件（MCU、存储器、时钟），独立铺铜。
   • 禁止行为：两区域地平面禁止重叠或形成环路。

2. 单点连接 (Star Point)

   • 位置：通常在ADC/DAC下方或电源入口处。
   • 元件：用0Ω电阻/磁珠连接（测试时可替换）。
   • 目标：让高频数字噪声不流入模拟参考地。

3. 电流路径控制

   • 数字返回电流 → DGND → 单点 → 电源地。
   • 模拟返回电流 → AGND → 单点 → 电源地。

铺铜示例（俯视图）

TOP Layer:
┌───────────────┬───────────────┐
│  Analog Zone  │  Digital Zone │
│   ┌─────┐     │   ┌──────┐    │
│   │ OP1 │ AGND│   │ MCU  │DGND│
│   └─────┘█████│X█→│██████│    │  (X: 单点连接)
├───────────────┼───────────────┤
│   [Sensor]    │    [CLK]      │
└───────────────┴───────────────┘

Bottom Layer (GND Planes):
┌───────────────────────────────┐
│████ AGND ████████┼████ DGND ███│
│█████████████████│X█████████████│  (单点连接处无铺铜重叠)
└───────────────────────────────┘

注意事项

1. ADC/DAC特殊处理：

   • 将ADC视为"模拟器件"，AGND铺铜延伸至其下方。
   • 数字引脚信号线加串阻，跨越分割区时下方禁止走线。

2. 电源隔离：

   • 模拟电源用LC滤波（例：10μF电容+磁珠）。
   • 开关电源远离模拟区。

3. 混合信号器件处理：

   ┌─────────┐          ┌─────────┐
   │  ADC    │←模拟信号→│  AGND   │
   ├─────────┤          └─────────┘
   │ 数字引脚│─10Ω电阻─→│ DGND    │
   └─────────┘          └─────────┘

4. 高频数字信号：

   • 避免跨越分割区，必要时采用"跨接电容"（1nF~10nF）。

⚠️ 关键原则：噪声电流路径必须与敏感信号隔离。当数字信号频率＞50MHz或上升沿<1ns时，需优先保证地平面完整（此时分割可能弊大于利）。

何时无需分割？

• 全板铺铜（需器件布局分区严格），参考Intel混合接地设计指南：

  ┌──────────────┐
  │ Analog  │Digital│
  │ Devices │ ICs   │
  └───┬─────┬─────┘
    │Full GND Plane│
    └──────────────┘

• 使用≥4层板时（内层完整地平面可提供低阻抗回路）。

通过合理分区和单点接地，可降低10~30dB数字噪声干扰（实测数据参考：TI混合信号PCB设计文档）。实际布局需结合示波器地弹测量和频谱分析优化。