理解EMC（电磁兼容性）与PCB走线设计之间的关系对于设计稳定可靠的电子设备至关重要。PCB布线直接影响EMC性能，不良的走线会成为天线辐射干扰或接收噪声，导致设备无法通过EMC认证或干扰其他设备。以下是设计中的关键要点：

一、EMC与走线关联的核心原则

1. 减小电流环路面积

   • 原理：环路面积越大，电磁辐射/接收效率越高（法拉第定律）。
   • 实践：
     • 电源与地线：电源与地线并行靠近走线，多层板使用完整地平面。
     • 信号与回流路径：高速信号线紧邻地平面（参考层），避免跨分割区。
     • 关键信号：时钟、差分对、高速数据线优先布局，缩短路径。

2. 控制信号边沿速率

   • 原理：高频谐波（dv/dt, di/dt）是辐射主要来源。
   • 实践：
     • 在驱动端串联电阻（如22Ω~100Ω）减缓上升沿。
     • 避免使用过快的逻辑器件（除非必要）。

3. 避免天线效应

   • 原理：长走线等效为天线，辐射/接收噪声。
   • 实践：
     • 走线长度≤λ/20（λ为最高频率波长），例如100MHz时长度≤15cm。
     • 闲置布线区域铺地铜并打地孔，减少谐振。

二、关键走线设计规范

三、PCB叠层与阻抗控制

• 4层板推荐叠层：
  Top Signal → GND Plane → Power Plane → Bottom Signal
  • 关键信号紧贴地平面层，利用平面屏蔽辐射。
• 阻抗匹配：
  • 高速线（USB、HDMI等）需按阻抗要求设计（如50Ω单端，90Ω/100Ω差分），避免反射噪声。

四、典型问题与对策

1. 串扰（Crosstalk）

   • 原因：平行长走线间距不足。
   • 解决：
     • 遵循 3W规则（线间距≥3倍线宽）。
     • 敏感信号间加地线隔离。

2. 共模辐射

   • 原因：不平衡电流通过电缆辐射（如USB线）。
   • 解决：
     • I/O接口加共模扼流圈。
     • 信号线靠近接口滤波（如π型滤波器）。

3. 地弹噪声

   • 原因：高速开关导致地平面电位波动。
   • 解决：
     • 关键IC使用局部退耦电容（0.1μF+10μF组合）。
     • 避免地平面被高速信号线割裂。

五、验证与调试技巧

• 预合规测试：
  • 近场探头扫描PCB，定位辐射热点（如时钟线、开关电源）。
• 改进手段：
  • 辐射超标：添加磁珠、屏蔽罩、调整走线路径。
  • 抗扰度不足：强化滤波（TVS管、滤波电容）。

关键总结：EMC设计需从PCB布局阶段介入，通过控制环路面积、优化信号完整性、强化接地三大核心手段，从源头抑制干扰。高频设计优先选择多层板，并将关键信号嵌入地层之间，可显著降低EMC风险。