在PCB设计中，信号线的布线是确保电路性能、信号完整性和EMC兼容性的关键环节。以下是布线核心原则及步骤的中文详解：

一、核心布线原则

1. 先规划后布线

   • 分析电路功能模块（如MCU、存储器、电源、接口等），按信号流向分区布局，减少交叉。
   • 优先布设时钟、高速信号（如USB/HDMI/DDR）、射频线等关键路径。

2. 层叠结构与参考平面

   • 高速信号需有完整参考平面（GND或电源层），避免跨分割区。
   • 示例：四层板推荐结构：

     顶层：信号线 → 内层1：完整GND → 内层2：电源层 → 底层：信号线

3. 阻抗控制

   • 计算特定阻抗（如50Ω单端/100Ω差分），通过线宽、铜厚、介质层厚度调节：
     • 使用SI9000等工具计算线宽，并在PCB工具中设置规则约束。

4. 关键信号处理

   • 差分对：等长（±5mil误差）、等距、平行走线，避免单独打孔。
   • 时钟线：最短路径、包地处理（两侧加GND铜），远离噪声源。
   • 射频线：50Ω阻抗，圆弧拐角（避免直角），外层少打过孔。

二、布线实战技巧

1. 走线规范

   • 拐角：≥45°斜角或圆弧，避免90°（易产生反射）。
   • 过孔优化：高速信号限2个过孔以内，旁路添加GND过孔减少回流路径。
   • 长度匹配：关键组内信号（如DDR数据线）蛇形线绕等长。

2. 避免串扰

   • 3W原则：线间距 ≥ 3倍线宽（例如线宽5mil，间距≥15mil）。
   • 敏感信号隔离：模拟与数字信号分区，用GND缝隙或开槽分隔。

3. 电源与地处理

   • 信号线下方保留完整地平面，避免电源平面跨分割。
   • 关键器件（如BGA）底部打密集GND过孔到内层，提供低阻抗回路。

4. EMC设计

   • 板边信号线内缩20H（H为板厚），减少边缘辐射。
   • 接口信号串联匹配电阻/磁珠，并放置TVS管。

三、关键信号布线实例

• USB 差分对

  1. 差分阻抗90Ω（部分需100Ω），误差±10%。  
  2. 布线等长误差<5mil，避免打过孔。  
  3. 包地处理：两侧铺铜并打GND过孔屏蔽。

• DDR4布线

  1. 数据组内等长误差±25mil，时钟-地址线等长误差±50mil。  
  2. 信号分组布线（数据/地址/控制），组间间距>40mil。  
  3. 参考平面完整，避免穿越电源分割区。

四、后期验证

1. DRC检查：确认线宽、间距、开路/短路等基本规则。
2. 信号完整性仿真：
   • 用HyperLynx仿真建立眼图分析时序余量。
3. EMI扫描：扫描30MHz-1GHz频段，定位辐射超标点修改布线。

总结

优质布线 = 前期规划（布局/层叠） + 关键路径优先 + 阻抗/EMC控制 + 后期验证。
遇到复杂设计时，可遵循 “先约束规则，再自动布线，后手动优化” 流程，减少迭代成本。