在PCB布线时，线上出现大量叉号（×），通常表示 设计规则冲突（Design Rule Check, DRC错误）。以下是常见原因及解决方法：

主要原因：

1. 电气间距违规

   • 导线间距小于规则设置（如导线之间、导线与焊盘/过孔的间距不足）。
   • 解决：调整布线间距，或检查设计规则中的 Clearance 设置（通常需 ≥ 制造商要求的最小值，如0.2mm）。

2. 线宽超限

   • 导线宽度小于设计规则中定义的最小线宽（如电源线过细）。
   • 解决：加粗导线或修改规则中的 Width 约束（如电源线设置0.3mm，信号线0.2mm）。

3. 未连接（Un-Routed Net）

   • 导线未真正连接到焊盘中心，或网络未完整布线（飞线未消除）。
   • 解决：确保导线端点与焊盘中心重合，补全未布通的网络。

4. 短路风险（Short-Circuit）

   • 不同网络的导线交叉或重叠（如GND与VCC线接触）。
   • 解决：移除交叉走线，使用过孔换层布线。

操作步骤：

1. 运行DRC检查

   • 在PCB设计软件中（如Altium/KiCad），点击 Tools → Design Rule Check，查看详细报错。
   • 错误列表会定位到具体位置和规则类型。

2. 修正错误

   • 调整违规布线，确保符合规则约束。
   • 忽略非关键错误（如丝印层重叠），可在规则中关闭对应检查。

3. 检查规则设置

   • 确认规则参数符合生产要求（如线宽、间距、孔径等）。
     示例规则（普通双层板）：
     • 最小线宽：0.2mm
     • 最小间距：0.2mm
     • 过孔孔径：0.3mm/0.6mm（内径/外径）

4. 刷新视图

   • 修正后按 T+M（Altium） 或 F5（KiCad） 清除错误标记。

预防建议：

• 布线前设置规则：根据制造商工艺要求预先设定规则（线宽、间距、过孔等）。
• 实时DRC：开启布线时的实时DRC检测（软件设置中勾选 "Online DRC"）。
• 分块布线：先布关键信号（时钟、电源），再处理普通信号线。

通过以上步骤，可快速定位并消除叉号，确保PCB设计通过DRC检查，满足可制造性要求。