以下是根据EMC（电磁兼容性）要求的PCB走线设计规范及关键要点，适用于工业、消费电子及汽车电子等领域的设计参考：

一、核心设计原则

1. 最小化回路面积

   • 高频信号：采用紧耦合的“去→回”路径设计（如信号线紧邻其地平面返回路径）
   • 电源回路：电源层与地层间距 ≤ 信号层间距的1/10（建议采用2：1比例堆叠，如PWR-GND-SIGNAL）

2. 控制信号边沿速率

   • 在满足时序前提下，选择≤ 1 ns边沿速率的器件，或串接33Ω-100Ω电阻降低di/dt

二、关键布线规范

1. 高速信号线（时钟、差分线等）

• 阻抗控制：
  • 单端线：50Ω ±10%（如USB、LVDS）
  • 差分对：90Ω/100Ω（USB/HDMI需严格±5%）
• 等长匹配：
  • 差分对内长度差 ≤ 15 mil（≦ 信号波长1/20）
  • 同一总线组内长度差 ≤ 50 mil
• 参考平面：
  • 禁止跨越平面分割区，如必须跨越，需在两侧放置0.1μF+10μF电容形成跨接

2. 电源布线

• 电源平面分割：
  • 不同电源域（如数字/模拟）间距 ≥ 60 mil（防电弧）
  • 关键IC电源入口放置π型滤波（如10μF钽电容 + 0.1μF陶瓷电容）
• 过孔设计：
  • 电源过孔直径 ≥ 0.3 mm，每安培电流配置≥2个过孔（如1A电流用2×0.3mm过孔）

3. 地线系统

• 接地拓扑：
  • 数字/模拟地单点连接：通过0Ω电阻或磁珠在电源入口处汇接
  • 敏感电路（如ADC）采用“岛形地”隔离设计
• 地过孔阵列：
  • 在芯片四周每100-150 mil打1个接地过孔（形成法拉第笼效应）

4. 敏感信号防护

• 包地处理：
  • 时钟线两侧布≥0.2mm地线，每隔λ/10打地过孔（如100MHz信号间距≤300mil）
• 3W原则：
  • 相邻信号线中心距 ≥ 3倍线宽（避免串扰>70dB）

三、特殊场景处理

1. 板边辐射控制

   • 距板边≥200 mil内禁止走高速线，必要时加guard ring（地线包围+过孔墙）

2. 连接器处理

   • 靠近连接器放置共模扼流圈（如USB接口串接600Ω@100MHz型号）

3. 晶振布线

   • 布线长度 ≤ 500 mil，外壳直接接大地，下方设局部GND铜皮

四、叠层与加工要求

⚠️ 加工要求：阻焊层开窗比焊盘大4 mil，避免产生天线效应

五、验证与测试

1. 仿真阶段

   • SI/PI仿真：确保电源阻抗Ztarget < 1Ω（0.1-100MHz频段）
   • 辐射预扫描：识别 > 30MHz的谐振点

2. 实测整改

   • 近场探头扫描：定位辐射超标的IC或走线区域
   • 重点频点处理：
     • 200-300MHz超标 → 检查DDR等长
     • 800-1000MHz超标 → 检查USB/Ethernet差分对

典型设计错误示例

× 错误：MCU的12MHz时钟线长距离穿越电源分割区  
√ 修正：缩短至<1英寸，底层追加完整GND参考面

× 错误：未滤波的开关电源噪声耦合到ADC基准  
√ 修正：ADC REF引脚增加RC滤波器（10Ω+1μF）

遵循上述规范可有效降低EMI风险（实测辐射值下降10-20dBμV/m），尤其注意电源完整性是EMC基础（PDN阻抗超标会导致频域多频点辐射超标）。设计后务必通过TDR验证阻抗连续性（容差±5%）！