以下是 PCB 走线规则的核心经验总结，结合了实战中的关键点：

一、基础布局规划（成功的一半）

1. 先规划后布线
   • 模块化布局： 按功能分区（电源、数字、模拟、射频），避免交叉干扰。
   • 流向优先： 信号从输入到输出走直线，缩短路径（如：MCU→传感器/接口）。
   • 关键器件定位： 先放晶振、主芯片、电源模块，避免后期无法优化。
2. 电源路径：明确主供电路径，避免绕路（12V→DCDC→LDO→IC）。
3. 预留空间：为关键信号（差分线、时钟）预留通道，避免被阻挡。

二、信号完整性（SI）核心规则

4. 阻抗控制
   • 明确要求： USB/HDMI等高速接口需控阻抗（如单端50Ω、差分90Ω），叠层前与板厂沟通层压结构。
   • 计算工具： 使用SI9000等工具计算线宽/间距，避免理论错误。
5. 关键信号优先布线
   • 高速信号： 时钟线、差分对优先布，避免直角（用45°弧线），长度匹配（±5mil内）。
   • 敏感模拟信号（如传感器）：远离数字噪声源，加地线屏蔽。
6. 3W法则：平行走线间距≥3倍线宽（例如0.2mm线宽，间距≥0.6mm），防串扰。
7. 参考平面连续
   • 禁止跨分割： 关键信号下方不得跨电源分割缝（如跨越3.3V和5V分界），否则阻抗突变。
   • 换层打孔旁加回流地孔： 高速信号换层时，附近（<100mil）加接地过孔提供回流路径。

三、电源完整性（PI）核心规则

8. 电源通道足够宽
   • 电流承载： 线宽按电流计算（外层1A/40mil，内层减半），避免发热（如1A电流至少40mil宽）。
   • 电源形状： 优先用铺铜（Polygon）代替细线，降低阻抗。
9. 滤波电容就近放置
   • “零距离”原则： 电容尽量贴近芯片电源脚（先过电容再到芯片）。
   • 高低频搭配： 10uF + 0.1uF组合覆盖全频段，解耦有效。
10. 最小回流路径
    • 电源层与对应地层相邻布置（如：Layer2电源，Layer3地），减小环路面积。

四、EMC/抗干扰设计

11. “地”的处理
    • 数字/模拟地单点连接： 磁珠或0Ω电阻跨接，避免噪声互串。
    • 铺地铜： 空闲区域铺地铜（GND），打均匀地孔（1-2cm间距）形成屏蔽。
12. 边缘保护
    • 敏感信号（复位、中断）远离板边，避免ESD干扰。
    • 关键信号（如时钟）可包地处理（两侧加地线）。
13. 接口滤波/隔离
    • 输入/输出端口加TVS、共模电感、RC滤波器等。

五、可制造性（DFM）原则

14. 线宽/间距下限
    • 常规工艺： 线宽/间距≥4mil (0.1mm)，避免量产风险。
    • 高密度板： 确认板厂能力（如3/3mil）。
15. 过孔设计
    • 孔径≥板厚/8（如1.6mm板厚，孔径≥0.2mm）。
    • 电源孔用大孔（如0.3mm/0.6mm）。
16. 泪滴处理：线-孔、线-焊盘连接处加泪滴，防断裂。

六、实战经验技巧

17. 复验检查清单
    • 打开所有层，逐项核对：
      • 电源通路是否足够宽？
      • 滤波电容是否贴紧？
      • 有无跨分割？
      • 差分对是否等长？
      • 复位线是否包地？
18. 3D预览检查：避免器件/外壳碰撞（尤其是接插件、散热器）。
19. 灵活处理规则
    • 低速信号（按键、LED）可放宽要求。
    • 射频、功率电路严格按规范布局布线。

避坑提醒

• 勿轻视回流路径： 跨层未加地孔是EMI常见原因。
• 勿堆叠电容： 多个电容排成直线更有效（避免L形布局）。
• 勿过度依赖自动布线： 手动优化关键路径效果更优。
• 散热死角：功率器件避开封闭角落，MOSFET背面露铜铺锡散热。

掌握这些核心原则能避开多数设计陷阱，但最终需结合具体电路验证（如示波器测电源纹波、频谱仪扫EMI）。建议每次投板前用 “功能 + 电源 + 信号 + EMC” 四维度检查表 逐项复核。