在 PCB 设计软件中对齐元件后出现焊盘重叠，通常是由以下几个原因及解决方法造成的：

? 常见原因：

1. 对齐操作过于紧密
   • 对齐功能（如中心对齐、边缘对齐）强制使元件靠得太近，导致焊盘物理重叠。
2. 封装设计问题
   • 元件封装本身的焊盘间距过小（如 QFN、BGA 等密集封装），对齐后加剧重叠。
3. 网格/捕捉设置不当
   • 网格间距过大（如 1mm），元件只能按固定步距移动，无法精确定位避开重叠。
4. 设计规则（DRC）未启用
   • 未开启实时设计规则检查，重叠错误未被及时发现。

✅ 解决方法：

1. 手动微调位置

   • 选中重叠元件，按住 Ctrl + 方向键（↑↓←→）进行小距离移动，直到焊盘分离。
   • 技巧：在属性面板中直接输入坐标值（如 X/Y 偏移 0.01mm），实现精确调整。

2. 优化对齐方式

   • 避免使用 中心对齐 ❌，改用 左/右对齐 或 上/下对齐 ，确保焊盘错位。
   • 操作示例（Altium/KiCad 等）：
     • 框选需要对齐的元件 → 右键选择 Align Top（顶部对齐）→ 再使用 Distribute Horizontally（水平均匀分布）。

3. 调整网格与捕捉设置

   • 将网格间距缩小至 0.1mm 或更小（如 0.01mm），允许更精细的移动：
     • 快捷键：G（多数软件中切换网格尺寸）。

4. 启用实时 DRC（设计规则检查）

   • 打开 DRC 功能（一般在工具栏或 Tools 菜单），设置 焊盘间最小间距规则（如 0.2mm）。
   • 重叠区域会实时高亮显示（红色提示⚠️），方便立即修正。

5. 修改封装或布局

   • 若因封装问题导致（如多个电阻对齐后焊盘粘连），考虑：
     • 调整封装焊盘位置（编辑元件库）。
     • 优化布局策略：密集区域改为错位排列，而非完全对齐。

6. 使用推挤功能（Push）

   • 开启 推挤模式（如 Altium 的 Tools > Interaction > Push），移动元件时自动推开重叠对象。

? 预防建议：

• 布局初期规划：对高密度区域预留额外间距。
• 分组对齐：分批次对齐不同组元件，降低重叠风险。
• 3D 视图检查：切换到 3D 模式（快捷键 3）直观查看焊盘是否碰撞。

通过以上步骤，可快速定位并解决焊盘重叠问题。核心原则是：对齐后务必手动复查间距，结合 DRC 确保电气安全间距（Clearance）符合设计规则。?