用PCB设计电容（通常称为嵌入式电容或平面电容）是一种通过PCB本身的叠层结构和铜箔形成电容器的方法，适用于高频滤波、电源去耦等场景。以下是关键步骤和要点：

1. 基本结构原理

• 平行板电容：利用PCB两层相邻铜箔（如TOP层和地层）作为极板，中间介质层作为绝缘体。
• 电容值公式：
  C = ε₀·εᵣ·A / d
  • ε₀: 真空介电常数 (8.854×10⁻¹² F/m)
  • εᵣ: 板材相对介电常数 (FR4约为4.2~4.7，高频板材如Rogers可更高)
  • A: 重叠铜箔面积 (m²)
  • d: 介质层厚度 (m)

2. 设计步骤

(1) 确定电容值和叠层结构

• 计算所需面积：
  例如：在FR4板上（εᵣ=4.5），介质厚0.1mm (0.0001m)，设计1nF电容：

  A = C·d / (ε₀·εᵣ) 
  = 1e⁻⁹ × 0.0001 / (8.854e⁻¹² × 4.5) 
  ≈ 0.00251 m² (25.1 cm²)

  结论：需约5cm×5cm的铜箔重叠区域。

(2) 选择PCB层叠

• 推荐叠层：
  • 顶层/底层 → 介质 → 电源/地平面（最优）。
  • 避免使用外层，因阻焊层会降低εᵣ。

(3) 绘制电容区域

• 在EDA软件中操作：
  1. 在电源/地层放置一个实心铜区（Pour）。
  2. 在相邻信号层绘制相同形状的铜区。
  3. 确保两区域完全正对重叠（增大面积A）。

(4) 考虑高频特性

• 降低ESL（等效电感）：
  • 使用多点过孔连接极板（如矩阵排列过孔）。
  • 缩短电容到芯片的路径（就近放置）。
• 减小ESR：增大铜箔厚度（如2oz）。

3. 关键设计技巧

• 介质厚度：
  • 减小d（如选用薄芯板）可大幅增加容值（但需满足耐压需求）。
• 高频板材选择：
  • 需稳定容值时选εᵣ公差小的板材（如Isola 370HR）。
• 容差控制：
  • PCB制造中d和εᵣ通常有±10%误差，敏感电路需留余量。
• 避免干扰：
  • 电容区域周围用地过孔包围，防止串扰。

4. 实际应用场景

• 电源去耦：在芯片电源引脚附近设计小电容（几nF~几十nF），替代部分贴片电容。
• AC耦合：在高速信号链路中用平面电容隔直流。
• 滤波网络：与PCB走线电感形成LC滤波器。

5. 局限性

• 低容值限制：受面积约束，通常仅适合nF级以下电容。
• 高频损耗：FR4介质在>1GHz时损耗角正切（tanδ）较高。
• 精度问题：温度变化易导致容值漂移。

替代方案推荐

• 需要大电容或高精度时，优先使用分立陶瓷电容（如0402封装）。
• 容值要求>10nF时，多层陶瓷电容（MLCC）性价比更高。

设计验证

1. 仿真：用HFSS或ADS提取S参数模型，分析阻抗曲线。
2. 实测：用网络分析仪测量插入损耗和自谐振频率。

⚠️ 重要提醒：嵌入式电容通常用于辅助电路，除非空间极端受限，否则不要完全替代分立电容！

通过合理规划层叠和布局，PCB嵌入式电容可显著提升高频性能，同时减少BOM成本。务必与PCB制造商沟通层压参数（如介厚公差），确保设计可量产。