tx rx pcb布线注意点

在 PCB 设计中正确布线 TX (发送) 和 RX (接收) 信号线至关重要，尤其是在高速数字通信（如 UART, SPI, I2C, USB, Ethernet, LVDS 等）应用中，这直接影响信号的完整性、抗干扰能力和系统可靠性。

以下是针对 TX/RX 信号线的关键 PCB 布线注意点：

紧耦合与等长：
- 差分对 (如 USB D+/D-, LVDS, Ethernet)： 必须作为差分对处理。两条线必须并行、靠近、等宽、等间距布线，确保长度严格相等 (长度匹配公差通常在 +/-5 mils 或更小，取决于速率)。
- 单端信号： 虽然不是差分，但对于高速单端 TX/RX，也应尽量保持各自线路的长度大致相等（尤其当它们属于同一总线或通道时），并避免与其他 TX/RX 线长度差异过大，以减少时序偏差。
阻抗控制：
- 根据接口标准和信号速率，精确计算并控制 TX/RX 走线的特征阻抗（通常为 50Ω 单端、90Ω 或 100Ω 差分）。
- 使用阻抗控制叠层设计，选择合适的线宽、铜厚和与参考层（通常是 GND）的介质厚度。
- 在整个走线路径上保持阻抗连续性：避免线宽突变、避免参考平面不连续（如跨分割）、减少过孔数量（过孔会引入阻抗不连续和寄生效应）。
最小化环路面积：
- 差分对： 两条线紧密并行布线本身就能最小化环路面积和磁耦合干扰。
- 单端信号： 每条 TX/RX 线都应尽可能靠近其完整的、低阻抗的返回路径（通常是 GND 平面） 布线。避免让返回电流绕远路形成大环路，这对 EMI 和抗噪至关重要。
参考平面完整性：
- TX/RX 信号线下方的参考平面（最好是连续的 GND 平面）必须是完整的、无分割的。信号线跨越平面缝隙时，阻抗突变且返回电流路径受阻，导致 EMI 和信号完整性问题。
- 避免在 TX/RX 下方或附近的关键参考平面上走其他高速或噪声信号线。
远离噪声源：
- 严格隔离： 将 TX/RX 线远离主要的噪声源，如：
  - 开关电源（DC-DC 转换器、电感、二极管）
  - 晶振 / 时钟发生器及其走线
  - 高功率数字信号线 / 总线
  - 继电器、电机驱动器等感性负载
  - 射频电路
- 间距规则： 遵守 3W 或 5W 原则（线中心间距 ≥ 3 或 5 倍线宽），防止 TX/RX 线之间以及与其他信号线之间的串扰。对于差分对，重点是保证对内间距和对间间距（通常远大于对内间距）。
布线路径：
- 优先表层： 尽可能在顶层或底层布线，减少过孔数量和潜在的层间阻抗突变。
- 短而直： 在满足其他规则的前提下，路径应尽可能短、直。避免不必要的绕线。
- 避免长距离平行： 避免不同 TX/RX 对之间或 TX/RX 与其他高速/噪声信号线长距离平行布线，防止串扰。如果必须平行，加大间距或在其间放置接地保护走线/铺铜。
- 避免直角拐角： 使用 45 度角 或 圆弧拐角代替 90 度直角，后者在高频下等效电容增大，可能导致阻抗轻微变化和反射。对于超高速信号 (> 1 GHz)，圆弧更优。
过孔使用：
- 最小化数量： 尽量减少过孔数量。每个过孔相当于一个小天线和阻抗不连续点。
- 尺寸适当： 使用尽可能小的过孔（满足制程和电流要求）。
- 返回路径过孔： 当信号线换层时，必须在其附近 (< 100 mils) 添加低感抗的接地过孔（通常是多个），为返回电流提供最短路径，维持参考平面的连续性。差分对换层时，最好在差分过孔旁边对称放置地过孔。
- 差分对过孔： 使用对称的差分过孔结构，尽量减少对间失配。
端接电阻位置：
- 如果设计中使用源端或终端匹配电阻，这些电阻必须非常靠近驱动端（源端串联匹配）或接收端（终端并联匹配）放置。长引线会导致反射和信号失真。
连接器处：
- 确保连接器引脚定义与 PCB 走线方向匹配，避免不必要的交叉。
- 靠近连接器放置必要的 ESD 保护器件或共模扼流圈（如果需要）。
- 确保连接器外壳良好接地到 PCB 的 GND 平面（通过多个低阻抗路径）。
屏蔽与包地：
- 在噪声环境特别恶劣或信号速率极高时，可以考虑：
  - 铺铜屏蔽： 在 TX/RX 线两侧大面积铺 GND 铜皮（但注意不要形成环状天线）。
  - 接地保护走线： 在 TX/RX 线旁边布一条接地线（Guard Trace），并多点接地。这有助于吸收耦合噪声，尤其对单端信号有效。注意保护走线与信号线间隙要小，但避免引起阻抗问题。
- 对于差分对，通常不需要专门的包地，紧密耦合本身就能提供很好的抗干扰性。包地不当反而可能破坏差分对称性。
测试点：
- 如果需要在生产或调试中测量 TX/RX 信号，务必添加测试点。确保测试点：
  - 通过非常短的焊盘（Stub）引出，避免破坏阻抗和引入反射。
  - 差分测试点应成对放置，保持对称性。
  - 标注清晰。