在 Cadence Allegro 中“复制 PCB”通常指复制整个设计文件或复制设计中的特定部分（如某个模块电路）。以下是几种常见场景的复制方法：

方法一：复制整个 PCB 设计文件

这是最简单的完整复制，适合创建新版本备份。

1. 关闭当前设计：在 Allegro 中关闭要复制的 PCB 文件（.brd）。
2. 文件管理器操作：
   • 找到 PCB 文件（如 my_design.brd）。
   • 右键复制文件 → 粘贴到目标文件夹（生成副本如 my_design - 副本.brd）。
   • 重命名新文件（如 my_design_v2.brd）。
3. 注意事项：
   • 需同步复制符号库（.dra, .psm）、封装库、叠层/约束文件（如有独立设置）。
   • 若电路图同步更新，需用 OrCAD Capture 复制.DSN文件并重新生成网表导入新 PCB。

方法二：复制 PCB 内的特定模块（Sub-drawing）

适合复用局部电路（如电源模块、ADC电路）。

1. 导出局部设计：
   • 打开原 PCB 文件 → 点击菜单 File → Export → Sub-drawing。
   • 框选要复制的元件、走线、过孔等 → 按右键确认。
   • 输入导出文件名（如 module.clp），保存。
2. 导入到目标 PCB：
   • 打开目标 PCB 文件 → File → Import → Sub-drawing。
   • 选择刚保存的 .clp 文件 → 在目标区域点击放置。
   • 按 F8 进入命令模式 → 使用 i 键调整位置 → 单击放置。
3. 关键设置：
   • 保持元件位号：勾选 Keep Refdes（默认开启）。
   • 重新生成网络：若网表一致，勾选 Incremental Addition（避免网络冲突）。

方法三：通过电路图复用模块（推荐）

确保原理图与 PCB 协同更新。

1. 复制原理图模块：
   • 在 OrCAD Capture 中复制对应电路图块。
   • 在新设计中粘贴并更新元件位号（可选 Auto Rename）。
2. 同步到 PCB：
   • 导出新网表 → 在 Allegro 中导入网表（File → Import → Logic）。
   • 复用布局：使用 Place → Replicate Place 功能按参考模块放置。

常见问题解决

• 位号冲突：粘贴前在原理图中重命名，或导入后通过 Logic → Rename Refdes 手动调整。
• 网络错误：确保新老设计网表兼容（如电源/地网络名一致）。
• 封装丢失：提前将原设计封装库路径添加到新项目的 Setup → User Preferences → Paths 中。

高效技巧

• 快捷键：Ctrl+C/Ctrl+V 可复制同 PCB 内选中元素（如文本、尺寸）。
• 模块化设计：利用 Group 功能（Edit → Group）创建可复用的布局组。
• 版本管理：用 Allegro Design Workbench 或Git管理文件迭代，避免手动复制。

⚠️ 注意：若复制后需修改板框，用 Setup → Outlines → Board Outline 重新绘制，并检查倒角/禁布区。

按需求选择方法，复杂项目推荐原理图驱动的模块复制（方法三），确保电气连接的正确性！