在PCB设计检查中，发现未连接的线路（开路）可以通过以下方法排查和解决：

一、设计阶段工具检查

1. DRC（设计规则检查）

   • 运行EDA工具的DRC功能（如Altium/KiCad中的 DRC Check）：
     • 启用 "Un-Routed Nets"（未布线网络）规则。
     • 检查 "Short-Circuit"（短路）规则是否误报开路。
     • 生成报告后，通过 "Messages"面板 定位错误坐标。

2. 网络高亮（Net Highlight）

   • 选中关键网络（如电源/时钟），查看布线路径：
     • 断点处会显示空白或虚线（如Altium中按Ctrl+鼠标单击高亮网络）。

3. 生成光绘文件（Gerber）验证

   • 导出Gerber文件后，用 CAM350/Gerbv 查看：
     • 叠加所有图层（铜层+阻焊层），确认走线是否完整贯穿焊盘/过孔。

二、物理PCB检测方法

1. 目视检查（放大镜/显微镜）

   • 重点检查：
     • 细导线拐弯处（易出现裂纹）。
     • 过孔与走线衔接点（孔铜断裂常见）。
     • BGA/QFN封装底部（隐藏焊盘易虚焊）。

2. 万用表通断测试

   • 方法：
     • 用万用表蜂鸣档，沿线路分段测量（起点→过孔→终点）。
     • 对 差分线/等长线组 需逐个测试对端阻抗。

3. AOI（自动光学检测）

   • 适用量产场景，通过图像算法比对设计文件，标记开路位置。

三、常见开路原因及对策

四、高级排查技巧

• X-Ray检测：透视多层板的内部走线断裂（适用于BGA/高密度板）。
• 飞针测试（Flying Probe）：自动化验证所有网络的电气连通性。
• 热成像：对未连接线路通电（低压大电流），局部发热点即为开路位置。

关键提示：对于高频信号线，即使万用表显示连通，仍需用 TDR（时域反射计） 检测阻抗突变点（可能存在微裂纹）。

五、预防未连接线的设计策略

1. 布线约束设置

   • 在规则中限定 最小走线连接宽度（如焊盘连接处宽度≥线宽的80%）。

2. 优化封装库

   • 焊盘中心点必须与走线网格对齐，避免自动布线时偏移。

3. 使用泪滴（Teardrops）

   • 在走线与焊盘/过孔交界处添加泪滴，增强机械应力耐受性。

4. DFM分析工具

   • 通过 Valor/CAM350 DFM模块 提前仿真板厂工艺问题（如蚀刻不均风险）。

通过上述方法可系统性排查PCB中的开路问题。设计阶段90%的开路可通过严格DRC和Gerber验证避免，剩余10%制造缺陷需结合物理检测定位。建议每次投板前执行 "网络表与PCB对比"（Netlist vs Layout） 确保零遗漏。