在 PCB 上设置用于在线测试的测试点是确保电路板可制造性、可测试性和后期维护性的关键步骤。以下是设置 ICT 测试点的主要规范和注意事项：

核心原则：为每个需要测试的网络（Net）提供至少一个物理上可达、可靠的探测点。

? 关键设置规范与注意事项

1. 覆盖所有待测点 (100% 测试覆盖)：

   • 为所有需要 ICT 测试的元件引脚、电源网络、接地网络、关键信号网络都设置专用的测试点。
   • 测试点应直接连接到待测网络的焊盘或走线上。

2. 测试点的位置：

   • 首选位置： 在焊接面（通常是元件面的反面）设置测试点，方便下探针夹具接触。
   • 避开障碍物： 测试点周围至少 1.0mm - 1.5mm（或根据治具探针尺寸和供应商要求）范围内 不得有 任何高于测试点平面 0.5mm 的元件（如高电解电容、大电感、散热器、插座、电池座等）。探针需要垂直下压空间。
   • 元件边缘： 测试点应至少距离元件本体边缘 2.0mm - 3.0mm，防止探针碰到元件。
   • 板边距离： 测试点最好布置在距离板边 5mm 以内的区域（针床边框区域），方便测试夹具的探针排布。
   • 布局均匀： 尽量将测试点均匀分布在板子上，避免局部过于密集而导致探针过于拥挤或撞针，也避免局部稀疏导致探针行程过长。
   • 优先布局在底层（Bottom Layer）： 单面板或多层板优先将测试点放在底层。只在必要时（如高密度区域、底层无法完全覆盖）才在顶层放置测试点（需要治具支持双面测试，成本更高）。

3. 测试点的尺寸：

   • 最小直径： 通常要求测试点直径不小于 0.8mm (32mil) - 1.0mm (40mil)。这是确保探针可靠接触和耐受多次测试的最小尺寸。1.0mm (40mil) 是广泛采用的推荐值。
   • 建议直径： 1.0mm - 1.5mm (40mil - 60mil) 是比较理想的尺寸，提供更好的接触稳定性和耐用性。
   • 形状： 圆形焊盘是最常用的。避免使用过小的矩形焊盘或不规则形状。
   • 表面处理： 测试点应采用和普通焊盘相同的表面处理工艺（如 HASL, ENIG, OSP, ImSn 等），确保良好的可焊性和接触性。

4. 测试点之间的间距（中心到中心）：

   • 最小间距： 相邻测试点的中心间距应至少为 2.0mm (80mil)。这取决于治具探针的直径和排列方式（间距可能要求更大）。
   • 推荐间距： 2.54mm (100mil) 是最常见和推荐的标准间距（与标准排针或排母间距兼容），极大地方便治具设计和探针选择。

5. 测试点的设计：

   • 防焊层： 测试点上必须 开窗（Solder Mask Opening），不允许覆盖防焊漆（绿油），确保金属表面暴露。
   • 禁止上锡： 测试点上 禁止放置 任何丝印字符（文字、元件标号）。丝印油墨会导致接触不良。
   • 可选 - 标示： 为方便识别，可以在测试点旁边（非测试点之上）放置小的丝印标识（如 TPx, TPxx），并在 PCB 装配图中清晰标出每个测试点的位置和对应的网络名称或元件引脚号。
   • 地线测试点： 提供足够数量且分布合理的地线测试点，用于探针接地点和隔离点（Guard Point）。理想情况下，每个需要隔离的测试点附近都应有一个接地点。
   • 避免共享： 尽量避免多个网络共享一个测试点，除非设计上这些网络本来就是短路连接的（如电源网络）。保持每个待测网络的独立性。

6. 特殊情况的处理：

   • 小型贴片元件（电阻、电容）： 可以直接使用元件的焊盘作为测试点，但前提是焊盘尺寸足够大且位置可探测（满足前面关于位置、障碍物的要求）。否则需要额外引出测试点。
   • 集成电路 (IC)：
     • 尽量使用 IC 外围预留的测试点。
     • 如果必须探测 IC 的引脚（尤其是 BGA、QFN、细间距器件），优先使用通孔将引脚从走线上引出到背面/正面作为测试点。
     • 谨慎使用 IC 引脚焊盘： 直接探测 IC 引脚焊盘有较高风险（刮伤焊盘、损坏 IC），需确保探针直径小于焊盘宽度并严格对准。这不是首选方案。
   • 电源/地网络： 除了测试点，确保电源和地网络有低阻抗的返回路径和足够的测试点密度。
   • 未使用引脚： 未使用的元件引脚、测试点本身也应视为一个网络，为其设置可达的测试点。

7. 设计规则检查 & 沟通：

   • 利用 EDA 工具： 使用 PCB 设计软件中的 DRC（设计规则检查）功能，配置专门的测试点设计规则（大小、间距、到元件距离、层限制等），自动检查覆盖率。
   • 专用工具： 使用专业的测试点覆盖率检查软件，确保没有遗漏任何需要测试的网络。
   • 提供测试点位置图： 生成并提供一份清晰标注了所有测试点位置、编号和对应网络的文档给 ICT 治具制造商。
   • 与治具厂商协商： 在设计阶段尽早咨询你的 ICT 治具供应商，获取他们具体的、可能更严格的要求（如探针型号、最小间距、区域限制等），将他们的规范纳入你的 PCB 设计规则。

? 总结关键点

? 请谨记： 提前考虑测试点设计能大幅节省后期调试和生产成本。每个测试点的合理规划（位置合适、大小适中、间距达标）不仅让ICT夹具制作变得轻松高效，更重要的是保证测试覆盖率，避免因为无法探测某些关键节点带来的不良品漏网风险。遵循IPC-9252等标准规范，并与治具厂商保持沟通（他们最了解实际探针限制），就能打造出可靠又经济高效的测试解决方案。? 在 PCB 上设置用于在线测试的测试点是确保电路板可制造性、可测试性和后期维护性的关键步骤。以下是设置 ICT 测试点的主要规范和注意事项：

核心原则：为每个需要测试的网络（Net）提供至少一个物理上可达、可靠的探测点。

? 关键设置规范与注意事项

1. 覆盖所有待测点 (100% 测试覆盖)：

   • 为所有需要 ICT 测试的元件引脚、电源网络、接地网络、关键信号网络都设置专用的测试点。
   • 测试点应直接连接到待测网络的焊盘或走线上。

2. 测试点的位置：

   • 首选位置： 在焊接面（通常是元件面的反面）设置测试点，方便下探针夹具接触。
   • 避开障碍物： 测试点周围至少 1.0mm - 1.5mm（或根据治具探针尺寸和供应商要求）范围内 不得有 任何高于测试点平面 0.5mm 的元件（如高电解电容、大电感、散热器、插座、电池座等）。探针需要垂直下压空间。
   • 元件边缘： 测试点应至少距离元件本体边缘 2.0mm - 3.0mm，防止探针碰到元件。
   • 板边距离： 测试点最好布置在距离板边 5mm 以内的区域（针床边框区域），方便测试夹具的探针排布。
   • 布局均匀： 尽量将测试点均匀分布在板子上，避免局部过于密集而导致探针过于拥挤或撞针，也避免局部稀疏导致探针行程过长。
   • 优先布局在底层（Bottom Layer）： 单面板或多层板优先将测试点放在底层。只在必要时（如高密度区域、底层无法完全覆盖）才在顶层放置测试点（需要治具支持双面测试，成本更高）。

3. 测试点的尺寸：

   • 最小直径： 通常要求测试点直径不小于 0.8mm (32mil) - 1.0mm (40mil)。这是确保探针可靠接触和耐受多次测试的最小尺寸。1.0mm (40mil) 是广泛采用的推荐值。
   • 建议直径： 1.0mm - 1.5mm (40mil - 60mil) 是比较理想的尺寸，提供更好的接触稳定性和耐用性。
   • 形状： 圆形焊盘是最常用的。避免使用过小的矩形焊盘或不规则形状。
   • 表面处理： 测试点应采用和普通焊盘相同的表面处理工艺（如 HASL, ENIG, OSP, ImSn 等），确保良好的可焊性和接触性。

4. 测试点之间的间距（中心到中心）：

   • 最小间距： 相邻测试点的中心间距应至少为 2.0mm (80mil)。这取决于治具探针的直径和排列方式（间距可能要求更大）。
   • 推荐间距： 2.54mm (100mil) 是最常见和推荐的标准间距（与标准排针或排母间距兼容），极大地方便治具设计和探针选择。

5. 测试点的设计：

   • 防焊层： 测试点上必须 开窗（Solder Mask Opening），不允许覆盖防焊漆（绿油），确保金属表面暴露。
   • 禁止上锡： 测试点上 禁止放置 任何丝印字符（文字、元件标号）。丝印油墨会导致接触不良。
   • 可选 - 标示： 为方便识别，可以在测试点旁边（非测试点之上）放置小的丝印标识（如 TPx, TPxx），并在 PCB 装配图中清晰标出每个测试点的位置和对应的网络名称或元件引脚号。
   • 地线测试点： 提供足够数量且分布合理的地线测试点，用于探针接地点和隔离点（Guard Point）。理想情况下，每个需要隔离的测试点附近都应有一个接地点。
   • 避免共享： 尽量避免多个网络共享一个测试点，除非设计上这些网络本来就是短路连接的（如电源网络）。保持每个待测网络的独立性。

6. 特殊情况的处理：

   • 小型贴片元件（电阻、电容）： 可以直接使用元件的焊盘作为测试点，但前提是焊盘尺寸足够大且位置可探测（满足前面关于位置、障碍物的要求）。否则需要额外引出测试点。
   • 集成电路 (IC)：
     • 尽量使用 IC 外围预留的测试点。
     • 如果必须探测 IC 的引脚（尤其是 BGA、QFN、细间距器件），优先使用通孔将引脚从走线上引出到背面/正面作为测试点。
     • 谨慎使用 IC 引脚焊盘： 直接探测 IC 引脚焊盘有较高风险（刮伤焊盘、损坏 IC），需确保探针直径小于焊盘宽度并严格对准。这不是首选方案。
   • 电源/地网络： 除了测试点，确保电源和地网络有低阻抗的返回路径和足够的测试点密度。
   • 未使用引脚： 未使用的元件引脚、测试点本身也应视为一个网络，为其设置可达的测试点。

7. 设计规则检查 & 沟通：

   • 利用 EDA 工具： 使用 PCB 设计软件中的 DRC（设计规则检查）功能，配置专门的测试点设计规则（大小、间距、到元件距离、层限制等），自动检查覆盖率。
   • 专用工具： 使用专业的测试点覆盖率检查软件，确保没有遗漏任何需要测试的网络。
   • 提供测试点位置图： 生成并提供一份清晰标注了所有测试点位置、编号和对应网络的文档给 ICT 治具制造商。
   • 与治具厂商协商： 在设计阶段尽早咨询你的 ICT 治具供应商，获取他们具体的、可能更严格的要求（如探针型号、最小间距、区域限制等），将他们的规范纳入你的 PCB 设计规则。

? 总结关键点

? 请谨记： 提前考虑测试点设计能大幅节省后期调试和生产成本。每个测试点的合理规划（位置合适、大小适中、间距达标）不仅让ICT夹具制作变得轻松高效，更重要的是保证测试覆盖率，避免因为无法探测某些关键节点带来的不良品漏网风险。遵循IPC-9252等标准规范，并与治具厂商保持沟通（他们最了解实际探针限制），就能打造出可靠又经济高效的测试解决方案。?