好的，为你总结使用 Altium Designer (AD) 绘制顶层原理图的关键步骤和中文操作说明：

顶层原理图是层次化设计的起点。它不包含具体的元器件电路，而是像一个“总指挥”，用图纸符号和连接线来表示各个功能子模块（子原理图）及其相互连接关系。

? 核心步骤 (操作界面尽量使用中文或英文中文对照)

1. 创建/打开项目：

   • 打开 Altium Designer。
   • 文件(File) -> 新建(New) -> 项目(Project) -> PCB项目(PCB Project)。或者打开一个已存在的项目。
   • 保存项目文件 (.PrjPcb)。

2. 新建顶层原理图文件：

   • 在项目(Project)面板中，右键点击你的项目名称。
   • 选择 添加新的(Add New to Project) -> 原理图(Schematic)。
   • 保存这个文件，名字可以叫Top.SchDoc, Main.SchDoc之类的，明确表示它是顶层。

3. 放置图纸符号 (Sheet Symbol)：

   • 在顶层原理图页面空白处。
   • 放置(Place) -> 图纸符号(Sheet Symbol)。
   • 点击鼠标左键确定图纸符号的一个角点，然后拖动鼠标到合适大小，再点击一次左键确认绘制完成。
   • 一个图纸符号代表一个子功能模块，对应一张子原理图。
   • 放置完成后，自动进入命名状态或双击打开属性。 关键属性配置：
     • Designator (标识符): 给这个模块一个唯一的名字/编号，如U_USB, PWR_Supply, SENSOR_IF等。
     • File Name (文件名): 最重要！ 指定该符号链接的子原理图文件名。填写你将要创建或已存在的子原理图完整文件名，包括扩展名.SchDoc，例如USB_Interface.SchDoc, Power_Supply.SchDoc。如果不存在，AD通常会问你是否创建。

4. 放置图纸入口 (Sheet Entry)：

   • 放置好图纸符号后，选中该图纸符号。
   • 放置(Place) -> 添加图纸入口(Add Sheet Entry)。或者使用快捷键P + A。
   • 光标会变成一个十字形，并附着在图纸符号的边缘。
   • 在图纸符号想要添加接口的一侧（通常是左/右）单击鼠标左键，打开“放置图纸入口”设置对话框（或在放置后双击编辑）。
   • 关键属性配置：
     • Name (名称): 必须与子原理图对应端口/连接器的端口名精确一致！ 如D+, D-, VCC_5V, TX, RX, GND等。这是电气连接的关键！
     • I/O Type (I/O 类型): 设置信号方向，通常设置为Unspecified (未指定)即可满足大多数连接需求（AD会自动推断路径）。特定情况下可设为Input, Output, Bidirectional以进行更严格的电气检查(ERC)。
     • Side / Position (边/位置)： 确定在图纸符号的哪一边（左/右/上/下）和大致位置（方便走线）。一般选择与功能相关的边（输入信号多放左边，输出多放右边等）。
   • 继续放置该符号所需的所有端口。确保子原理图里也有对应的端口与之匹配。

5. 重复步骤 3 & 4：

   • 放置所有代表不同子模块的图纸符号和它们的图纸入口。

6. 连接图纸符号 (布线)：

   • 使用 放置(Place) -> 导线(Wire) 或快捷键 P + W 将不同图纸符号上逻辑相关的图纸入口连接起来。
   • 在顶层原理图中，这些连线代表着不同子模块之间的信号连接关系。
   • 也可以使用 放置(Place) -> 总线(Bus) / 总线入口(Bus Entry) 来连接总线信号。
   • 对于连接到多个图纸符号（或需要跨图）的电源端口(如VCC)或地端口(如GND)，可以使用电源端口(Power Port)（如VCC标志）或端口(Port)。如果使用全局电源网络标识符（如VCC、GND），确保在所有图纸中都统一使用相同名称。
   • 对于需要连接到另一个页面（无论是顶层还是其他页）的信号，可以使用 放置(Place) -> 离图连接符(Off-Sheet Connector)。名称也必须完全一致。

7. 电气规则检查 (ERC - 可选但强烈推荐)：

   • 在初步完成连接后，对整个项目执行ERC检查。
   • 工程(Project) -> 工程选项(Project Options) -> Error Reporting 标签页。
   • 设置你想检查的规则（如悬空输入引脚、未连接网络、总线错误等）。
   • 工程(Project) -> Compile PCB Project ...。编译会执行ERC。
   • 在Messages面板中查看错误和警告。
   • 根据报告修复顶层原理图（和子原理图）中的连接错误、端口名称/方向不一致等问题。

8. 编译项目 (Compile)：

   • 在修正ERC错误后，务必再次编译项目：工程(Project) -> Compile PCB Project ...。
   • 编译会解析整个层次结构，建立所有网络的连接关系（Netlist），这是后续PCB设计（布局布线）或仿真的基础。
   • 编译后产生的差异（如有）也需要检查修复。

? 重要注意事项

1. 端口/入口名称一致性： 顶层图纸符号的图纸入口名(Sheet Entry Name) 必须与对应子原理图中使用的端口名(Port Name) 或 离图连接符名(Off-Sheet Connector Name)完全一致（大小写敏感），AD才能正确建立电气连接。这是最常出错的地方！
2. I/O 类型匹配： 如果设置了端口方向(Input, Output, Bidirectional)，应确保顶层入口和底层端口的类型兼容（例如，顶层的一个Output入口应该连接到子原理图的Input端口），否则ERC会报错。通常设为Unspecified可减少不必要的报错，但潜在错误也更难发现。
3. 层次结构清晰： 顶层原理图要体现清晰、合理的功能划分。每个图纸符号代表一个逻辑或物理上相对独立的模块。
4. 全局对象： 如全局电源标识符(VCC, GND, +12V等)、电源端口(Power Ports)、跨页连接符(Off-Sheet Connectors)，它们在整个项目中具有全局连通性，使用时确保命名唯一且意图明确。
5. 文件管理： 将顶层原理图和所有子原理图组织在项目的同一个文件夹中，便于管理。

✅ 层次化设计的优势

• 模块化： 复杂的系统被分解为更易管理和理解的模块。
• 清晰度： 顶层提供系统的全局视图，子原理图提供实现细节。
• 复用： 通用模块（如电源、接口）可以设计成子原理图，在多处引用。
• 协作： 不同工程师可以负责不同的子模块。
• 设计验证： ERC可以针对整个层次结构进行。

祝你使用 Altium Designer 绘制原理图顺利！记得时刻关注图纸入口和端口的名称匹配哦！??