登录/注册

ad9957 中频产生

更多

AD9957 是一款功能强大的四通道直接数字频率合成器 (DDS),其灵活的架构使其非常适合产生中频 (IF) 信号。以下是它在产生中频时工作原理和关键特性的说明:

  1. 核心架构:

    • 多个独立且同步的 DDS 核: AD9957 包含两个完全独立的 DDS 核(核心 A 和核心 B)。每个核心包含自己的相位累加器、频率调谐字 (FTW) 寄存器和相位偏移字 (POW) 寄存器。
    • 内部混频器: AD9957 的一个关键特性是内置的数字混频器(乘法器)。
  2. 中频产生模式 (混频器模式):

    • 这是 AD9957 产生复杂或变频中频信号的最常用方式。
    • 工作原理:
      1. DDS 核配置:
        • 一个 DDS 核 (例如核 B): 被配置为产生一个本振 (LO) 信号。其频率 f_LO 通过设置核 B 的 FTW 来精确定义。
        • 另一个 DDS 核 (例如核 A): 被配置为产生一个基带信号或一个较低频率的信号 f_BB。这个信号可以是单载波(固定 f_BB),或者通过动态改变核 A 的 FTW 来实现调频 (FSK) 或频率捷变。
      2. 混频器工作: 核 A 的输出和核 B 的输出被送入内部数字混频器进行乘法运算。
      3. 输出频谱: 混频器的输出包含两个主要分量:
        • 和频分量: f_IF = f_BB + f_LO
        • 差频分量: |f_BB - f_LO|
      4. 目标信号选择:
        • 通常,和频分量 f_BB + f_LO 就是目标中频信号。例如,如果 f_BB 在 0-1 MHz 变化,f_LO 设为 100 MHz,那么输出的中频信号范围就是 100 - 101 MHz 或 99 - 100 MHz(取决于差频)。
        • 芯片内部包含一个Half Scale I/O 单元,主要作用是为内部混频器提供匹配的电平,并帮助处理潜在的直流偏置等问题。设计时需关注其配置。
      5. 物理输出: 混频器产生的最终数字波形,经目标通道(如通道 A 或通道 B)所对应的高速 DAC 转换成模拟信号。目标中频信号 f_IF 就出现在所选通道的模拟输出引脚上。
      6. 滤波: 混频器输出包含不需要的频率分量(尤其是镜像频率或另一个混频产物)。必须在 AD9957 的模拟输出之后使用适当的中频带通滤波器 (BPF) 来滤除这些不需要的成分,只保留纯净的目标中频信号 f_IF
  3. 直接输出模式 (作为单一 IF 源):

    • 每个 DDS 核也可以独立使用,直接产生一个单频点信号。
    • 如何用作 IF 源: 将某个 DDS 核的 FTW 设置为产生所需的中频频率 f_IF
    • 输出: 该核的输出经过对应的 DAC 直接转换为频率为 f_IF 的正弦波(或可编程波形)模拟信号。
    • 适用场景: 当一个固定或简单扫频的单一中频载波就足够时(不需要混频功能)。
  4. 关键优势与特性:

    • 高精度与频率捷变: DDS 固有的频率分辨率极高(由 FTW 位数决定),相位噪声低,可通过即时更改 FTW 实现精确、快速的频率跳变,这对雷达或通信中的敏捷中频生成至关重要。
    • 相位一致性: AD9957 的通道间和器件间的相位关系是可编程且可同步的,对于需要精确相位控制的系统(如相控阵、相干收发系统)非常关键。
    • 正交输出 (QMC 选项): 可通过两个 DDS 核(分别作为 I 和 Q 通道)加上额外的乘法累加单元 (MAC),结合外部混频器件产生更复杂的调制中频信号(如 SSB)。AD9957 的 IQ 校正功能可补偿通道间的幅度和相位不平衡。
    • 直接数字合成: 避免了传统模拟 LO/混频器链可能引入的杂散和相位噪声问题,并提供完美的数字控制接口。
  5. 配置要点:

    • 模式选择: 通过配置寄存器来选择通道的工作模式(如直接模式或通过混频器模式)。
    • 频率调谐字 (FTW): 为主核(产生信号的核)和 LO 核设置正确的 FTW 值,分别定义 f_BBf_LOf_IF 由这两个频率和混频运算决定。
    • 混频器路径控制: 指定哪个 DDS 核的输出(A 或 B)连接到混频器的哪个输入端。需要使能混频器功能并将混频结果路由到目标 DAC。
    • 输出幅度控制: 设置目标 DAC 的输出幅度。
    • 同步: 精确控制多个 DDS 核之间以及多个 AD9957 芯片之间的相位关系,通常是多芯片系统或相控阵的关键需求。使用同步时钟输入(SYNC_CLK)和软件或硬件同步触发(IO_UPDATE, PS0/1, OSK等)来实现。
    • Half Scale I/O: 根据应用配置此单元,确保混频器工作在线性区并最小化失真。

总结:

AD9957 主要通过其内置的数字混频器,利用两个独立且可编程的 DDS 核(一个产生基带信号,另一个作为本振)进行混频(乘法)运算来产生中频信号。混频产物(和频或差频)就是目标的中频 (f_IF = f_BB ± f_LO)。该数字输出经高速 DAC 转换为模拟信号后,必须使用外部带通滤波器提取纯净的中频信号。AD9957 的高精度、频率捷变性、相位相干性和灵活性(直接输出或混频输出)使其成为现代射频系统中产生中频信号的理想器件。

在设计中,理解所需的 f_IF 及其与 f_BBf_LO 的关系,正确配置寄存器以启用混频模式、设置频率、选择路径和路由输出,并精心设计输出滤波电路,是利用 AD9957 有效产生中频的关键。

AD9957:高性能正交数字上变频器的深度解析

AD9957:高性能正交数字上变频器的深度解析 在通信系统的设计中,一款性能卓越的数字上变频器往往能起到关键作用。AD9957作为一款1 GSPS正交数字上变频器,凭借其出色的性能和丰富的功能,在

2026-04-16 10:45:16

AD9957的二进制补码的小数点位置如何确定?

您好!我正使用AD9957的QUDC模式,现通过DSP给AD9957送入并行数据。我的问题是,数据手册说施加于引D<17:0>的数据字可以选择二进制补码编码格式,那么请问这18位的二进制补

2023-12-25 07:55:04

AD9957脉冲整形的依据是什么?为什么要进行脉冲整形?

[/td][td]现在在设计电路,有一个问题没有搞明白,就是在使用AD9957正交调制模式的时候,需要向I/Q两路提供数据,在数据手册上在说输入数据提供给AD9957的输入端之前,必须对符号进行编码

2023-12-25 06:22:26

AD9957: 内置14位DAC的1 GSPS正交数字上变频器

AD9957: 内置14位DAC的1 GSPS正交数字上变频器

资料下载 张伟 2021-03-22 08:51:34

UG-208: AD9957评估板用户指南

UG-208: AD9957评估板用户指南

资料下载 佚名 2021-03-19 12:44:39

AD9957:内置18位I/Q数据路径和14位DAC的1GSPS正交数字上变频器 数据手册

AD9957:内置18位I/Q数据路径和14位DAC的1GSPS正交数字上变频器 数据手册

资料下载 好名字 2021-03-19 07:33:07

AD9957参考代码

AD9957参考代码

资料下载 佚名 2021-03-04 14:40:31

AD9957参考代码

AD9957参考代码

资料下载 訾存贵 2021-02-01 10:57:14

AD9957的SNR和ENOB如何测试?

的测试方法是用DSP控制AD9957自身出单载波,使其功率达到最大约为(1.54dBm),然后再测试该单载波的信号噪声。测试方法如下: 接入单载波到频谱仪,然后调整分别率RBW和span使其低噪处于稳定

2023-12-22 07:43:10

AD9957 PLL输出频率偏低是为什么?

对AD9957进行配置后输出理论倍频后为160,但实际测只有156,这时为什么。

2023-11-21 07:10:09

AD9957正交数字上变频器介绍

AD9957可用作通用I/Q调制器与捷变上变频器,适合视成本、尺寸、功耗和动态性能为关键因素的通信系统。

2023-02-01 15:03:39

AD9957

AD9957 - 1 GSPS Quadrature Digital Upconverter with 18-Bit IQ Data Path and 14-Bit DAC - Analog Devices

2022-11-04 17:22:44

分享一款不错的基于AD9957的多波形雷达信号产生器实现方案

本文讨论的基于AD9957的多波形雷达信号产生器实现方案,融合了RS 232串口通信、FPGA和DDS等多种技术,具有数字化、多功能和可编程的特点,并在模块化设计方面做了一些探索和尝试性研究。

2021-04-12 07:05:44

AD9957正交模式无输出

我使用FPGA 调试 AD9957 开始单音模式,已经成功输出波形 ,但是使用正交模式的时候无输出,I/Q输入的18位的数据 是什么数据 一直没弄明白。

2021-01-24 00:54:00

AD9957输出杂波很高

用AD9957开发板,选择的模式正交调制,用的板子上25M的晶振,然后倍频到1G,输出频率是200M,杂波抑制有-50db,怎么样能减少杂波呢,是否和PLL环路滤波电路的参数设置有关,如果有关我应该设置多少合适呢,需要达到杂波抑制-65db,谢谢

2020-04-02 16:19:56
7天热门专题 换一换
相关标签