在 Altium Designer (AD) 原理图（Schematic）中添加测试点主要有两种核心方法，具体选择取决于测试点是纯逻辑需求还是在原理图上就代表实际的物理焊盘：

? 方法一：在原理图中放置测试点符号 (Test Point Designator)（仅表示逻辑测试点）

这种方法并不会在最终的 PCB 上创建一个物理焊盘，它只是在原理图上标注该网络需要在 PCB 布板时添加测试点。

1. 放置符号：
   • 打开原理图。
   • 在工具栏点击 Place > Directives > Generic No ERC（或者按快捷键 P + V / P + N）?。
   • 在弹出的浮动工具栏中找到 TestPoint 符号（可能位于 Generic No ERC 的子菜单或列表里）。
   • 或者直接在右侧的“器件库”面板中搜索 Test Point，如果库里有专门的原理图测试点符号，可以直接放置。
2. 连接： 将这个 TestPoint 符号放置到你想要添加测试点的网络线上。它通常附着在网络线上。
3. 参数设置：
   • 放置后，双击该 TestPoint 符号。
   • 在弹出的属性对话框中：
     • Name / Designator： 可以命名为 TPXX（例如 TP1, TP2），使其符合测试点命名惯例。
     • Parameters：
       • 添加一个新的参数 Testpoint，并将其值设为 True。这一步是关键，它告诉编译器将该位置标记为测试点网络，并传递给 PCB 规则。
       • 确保 Fitted 为 True。
4. 应用变更到 PCB： 当你在 PCB 编辑器中使用 Design > Update PCB Document ... 同步原理图变更到 PCB 时：
   • AD 会识别到这个网络上的 Testpoint=True 的参数。
   • 你可以利用 PCB 设计规则检查器 (Design Rule Checker - DRC) 中的 Manufacturing > Testpoint Usage 规则来验证是否所有被标记的网络都在 PCB 上添加了实际的物理测试点（焊盘）。
   • 也可以配合 Add Testpoints... 命令（见方法二）来自动添加物理测试点。

? 方法二：在原理图中放置一个实际测试点封装 (Test Point Pad)（代表物理测试点）

这种方法直接放置一个代表 PCB 上实际物理焊盘的器件。

1. 确保封装库可用：
   • 确保你的库中有专为测试点设计的 PCB 封装。
   • 常见设计：
     • 圆形或方形单面焊盘（通常放在顶层 Top Layer，推荐底层 Bottom Layer 方便测试）。
     • 推荐尺寸：直径/边长 1mm (0.04") 左右。常用通孔型焊盘孔径为0即可，也可设计为表面贴装（SMD）焊盘。
     • 有时使用特殊封装（如钩形测试点）。可使用AD自带库中的TestPoint系列封装或自定义。
2. 放置器件：
   • 在右侧“器件库”面板中查找一个代表“测试点”的元件（在 Miscellaneous Devices.IntLib 或 Miscellaneous Connectors.IntLib 等默认库中通常有 Test Point 符号）。
   • 或者，专门创建一个名为 TestPoint 的原理图元件符号（如果默认库中找不到合适的）。
3. 放置并连接：
   • 将此“测试点”元件符号放置到原理图上。
   • 将其需要连接的那个引脚/焊盘（通常只有一个焊盘）连接到目标网络上。
4. 分配封装并设置属性：
   • 双击该测试点元件，打开属性对话框。
   • Designator: 命名为 TPXX（如 TP1）。
   • Comment: 可为 TEST POINT 或留空。
   • 关键步骤 - 添加参数并分配封装：
     • 在 Parameters 区域：
       • 添加一个参数 Testpoint，值设为 True（虽然通过方法放置了物理封装，但该参数仍有助于统一管理和使用 DRC 规则）。
       • 确保 Fitted 为 True。
     • 在 PCB 区域（底部区域），为这个原理图符号分配你预先准备好的那个物理测试点封装（Pad）。
5. 应用变更到 PCB：
   • 使用 Design > Update PCB Document ... 同步。
   • 在 PCB 上，你会看到这个 TPXX 被当作一个普通元件放置在你连接的网络上了。这就是物理测试点焊盘。

? ? 补充要点和建议

• 清晰标注： 无论在原理图还是 PCB 上，使用统一的命名规范（如 TP1, TP2, GND_TP, VCC_TP）非常重要。在原理图中添加注释更佳。
• 位置规划： 如果采用方法二（物理封装），在原理图上放置时就应考虑大致位置（靠近板边或连接器）。逻辑测试点（方法一）的位置则交给 PCB 布局。
• 封装选择： 优先在底层放置测试点（除非特殊情况需在顶层测）。推荐表贴测试点便于机器焊接和测试操作。
• 网络继承： 方法二的测试点焊盘会继承所连接网络的网络名。
• 锁定测试点位置： 在 PCB 中，务必锁定物理测试点的位置（选中焊盘或元件，属性里勾选 Locked），避免自动布线或搬移时误动。
• 避免过密： 测试点之间和测试点与其他元件之间要留足间距，方便测试探针使用。
• 复用型测试点： 对于常用电压轨（如 GND, VCC, VDD, +3.3V），可在原理图中放置固定测试点符号/元件，这些测试点在后续设计中可持续使用。

? ✅ 总结

• 若测试点仅作为逻辑标记，指导PCB后续放置，使用方法一。
• 若需在原理图上直接定义物理测试点焊盘的位置和连接（更直接精确），使用方法二。
• 无论用哪种方法，都应确保属性中有 Testpoint=True 参数，以便高效利用AD的测试点管理、验证（DRC）和后期批量添加功能。

选择哪种方法取决于具体的设计需求和工作流程。两种方法都是为了确保重要的网络在PCB上拥有方便测试的物理接触点?。