ad的输入阻抗

关于AD转换器（模数转换器）的输入阻抗，需要根据其具体的内部结构和外部接口电路来分析，没有一个单一的、固定的值。以下是关键点和常见情况的中文解释：

核心概念（开关电容输入）：
- 大多数现代CMOS工艺的AD转换器（尤其是逐次逼近型SAR ADC和Σ-Δ ADC）在其模拟输入端内部采用了一种称为开关电容的采样电路。
- 这个电路包含一个采样开关和一个采样电容。
- 这种结构导致ADC的输入阻抗呈现高度动态和频率相关的特性，不是一个简单的固定电阻值。
输入阻抗的动态特性：
- 采样阶段（开关闭合）： 当内部采样开关闭合时，输入信号通过开关直接连接到采样电容进行充电。此时的输入阻抗非常低（主要由开关的导通电阻Ron决定，通常在几十欧姆到几百欧姆范围内）。
- 保持阶段（开关断开）： 当内部采样开关断开时，输入端与内部电容断开连接。此时的输入阻抗非常高（主要由开关的关断泄漏电流和管脚的ESD保护结构决定，通常在兆欧姆MΩ甚至吉欧姆GΩ级别）。
- 结论： 因此，ADC的输入阻抗在采样瞬间是低阻抗，而在大部分时间（非采样时刻）是高阻抗。它是一个随时间变化的动态阻抗。
等效输入阻抗与外部电路设计：
- 由于输入阻抗的动态特性，直接将其看作一个固定电阻值来设计前端驱动电路是不准确的且容易导致问题。
- 设计前端电路（驱动放大器）时，更关键的考虑因素是驱动源阻抗与ADC采样电容形成的RC网络的时间常数。
- 关键参数是建立时间：
  - 采样电容需要在采样窗口时间内被充电到足够的精度（通常要求达到1/2 LSB精度）。
  - 驱动源（放大器）的输出阻抗（Ro）与ADC的采样电容（Cs）构成了一个低通RC滤波器（时间常数 τ = Ro * Cs）。
  - 这个时间常数τ必须足够小，使得在ADC的采样时间窗口（tsample）内，电容上的电压能够充分建立（稳定）到所需的精度级别。满足 tsample >> τ （通常需要 tsample > 9τ 或 tsample > 10τ 以达到16位精度）。
- 外部串联电阻的影响： 有时为了限流、滤波或隔离，会在ADC输入端串联一个小电阻（Rseries）。这个电阻会增加总的源阻抗（Ro + Rseries），进一步增大时间常数τ，影响建立时间。设计时必须考虑这个电阻值。
带缓冲驱动放大器的情况：
- 为了有效驱动ADC的开关电容输入，避免信号建立不足导致的失真和精度下降，强烈建议使用外部运算放大器作为缓冲器。
- 此时，ADC输入端看到的等效阻抗主要由驱动放大器的输出阻抗Ro决定。
- 一个设计良好的驱动放大器（如单位增益稳定、足够带宽和压摆率的运放）其输出阻抗Ro非常低（通常是几欧姆到几十欧姆）。
- 对于前端信号源而言： 在非采样时刻，由于ADC内部开关断开，前端信号源看到的是非常高的阻抗（MΩ或GΩ级别）。在采样瞬间，信号源看到的是驱动放大器的输出阻抗Ro（很低），因为放大器会负责瞬间提供大电流给采样电容充电。
不同类型ADC的区别：
- SAR ADC： 上述开关电容输入特性最常见于SAR ADC。其采样电容值通常在几皮法到几十皮法范围。
- Σ-Δ ADC: 也使用开关电容输入，但输入结构（如差分与单端）和调制器设计会影响具体表现，基本原理类似（动态低阻抗采样与高阻抗保持）。
- 专用高阻抗输入ADC: 有些特殊设计的ADC（如用于直接传感器接口的某些Σ-Δ ADC）会集成前端缓冲器或在输入级设计上优化，提供恒定的高输入阻抗（例如>100 MΩ甚至>1 GΩ）。这时其输入阻抗可以近似看作一个较大的固定电阻值。务必查阅具体芯片的数据手册确认。

总结：

典型CMOS ADC（SAR, Σ-Δ）的内部输入阻抗是动态的： 采样瞬间低阻抗（几百欧姆以下），保持阶段高阻抗（MΩ-GΩ）。
不能简单看作一个固定电阻值。
设计前端驱动电路的关键： 确保驱动源（通常是运放）的输出阻抗Ro足够低，使得与ADC的采样电容Cs形成的RC时间常数τ足够小，能在ADC的采样时间窗口tsample内完成精确建立。
强烈推荐使用驱动缓冲放大器。
务必查阅具体ADC型号的数据手册： 手册会明确说明输入结构（如开关电容），通常提供典型采样电容值Cs，有时会给出等效输入阻抗或驱动要求。手册是获取特定芯片准确信息的最可靠来源。