以下是 AD7887 ADC 芯片的接口规范详解（中文版）：

核心特点

• 类型：12 位逐次逼近型（SAR）ADC
• 通道：1 个模拟输入通道（通过地址位可选内部 VREF 或外部输入）
• 采样率：最高 125 kSPS
• 电源电压：2.7 V - 5.25 V
• 接口类型：SPI/QSPI/Microwire 兼容 三线/四线串行接口

关键接口引脚

接口工作模式

1. 四线模式（MODE = 0）

• 使用完整四线：CS, SCLK, DIN, DOUT
• 数据传输流程：
  1. CS 拉低启动通信。
  2. 主机通过 DIN 写入 2 位控制字（选择输入通道/参考源）。
  3. ADC 在 SCLK 下降沿从 DOUT 输出转换结果（12 位 + 4 位前导零）。

2. 三线模式（MODE = 1）

• 共用 DIN/DOUT 引脚（半双工）
• 关键区别：
  • 控制字写入与数据输出分时复用同一线路
  • 节省单片机 IO 引脚，但时序更复杂

控制寄存器配置

• 长度：8 位（实际仅用低 2 位）
• 控制字格式：
  [0, 0, 0, 0, 0, 0, A1, A0]

  • A1/A0 功能：	A1	A0	所选输入通道	参考电压状态
    0	0	IN0（外部输入）	内部参考 关闭
    0	1	IN1（内部 VREF 监控）	内部参考 开启
    1	0	IN0（外部输入）	内部参考 开启
    1	1	IN1（内部 VREF 监控）	内部参考 关闭

时序关键参数

1. 转换启动：
   • CS 下降沿触发采样/转换（转换时间 6.4 µs @ 125 kSPS）。
2. 数据输出：
   • 数据在 SCLK 下降沿 从 DOUT 输出。
   • 输出格式：[4 位前导零] + [12 位数据]（共 16 个 SCLK 周期）。
3. 时序约束：
   • CS 低电平后，需等待 t₁（转换完成）再发 SCLK。
   • SCLK 最大频率：8 MHz（VDD = 3V）或 20 MHz（VDD = 5V）。

应用注意

1. 电源去耦：
   • 靠近芯片放置 0.1 µF 陶瓷电容 + 10 µF 钽电容。
2. 参考电压：
   • 使用内部参考时，REFIN/OUT 引脚接 4.7 µF 电容到地。
3. 布局优化：
   • 模拟输入远离数字信号线，采用星型接地。

示例代码（伪逻辑）

// 主机读取 AD7887 函数
uint16_t read_AD7887(uint8_t config) {
  uint16_t data = 0;
  cs_low();                  // CS拉低
  spi_write(config & 0x03);  // 写入2位控制字
  data = spi_read_16bits();  // 读取16位数据（含前导零）
  cs_high();                 // CS拉高
  return data & 0x0FFF;      // 取低12位有效数据
}

⚠️ 重要：详细时序需参考 AD7887 官方数据手册 第 16 页图表。

此规范覆盖了电气连接、协议时序及配置核心要点，实际设计时请结合手册验证具体参数。