AD603 级联时出现自激振荡是设计中常见的棘手问题，通常由高频信号在级间或电源/地路径上形成正反馈引起。以下是导致自激的主要原因及详细的解决方案：

? 一、核心原因分析

1. 环路增益与相位裕度不足

   • 多级放大导致总开环增益过高，超过180°相移点仍满足振荡条件。
   • AD603自身相位裕度约40°，级联后裕度急剧下降。

2. 电源/地阻抗谐振

   • 高频下电源退耦不足（如电容ESL过大），形成共模反馈路径。
   • 实测案例：使用0805封装的0.1μF电容，在50MHz处ESL达2nH，退耦失效。

3. 级间耦合与布板寄生参数

   • 输出到输入的空间耦合（如平行走线 >10mm 时，1GHz频段容抗可低至50Ω）。
   • 地平面分割不当引入地弹噪声（1nH地电感在100MHz产生0.6Ω感抗）。

? 二、关键解决方案（按优先级排序）

✅ 1. 强化电源退耦（见效最快）

• 每级芯片电源脚添加：
  • 100μF钽电容 + 10μF陶瓷 + 0.1μF NPO陶瓷（覆盖kHz~百MHz）
  • 关键： 0.1μF电容需用0603/0402封装，紧贴电源引脚（引线≤2mm）
• 实验验证： 在三级级联系统中，未优化退耦时在80MHz自激；增加10μF X7R电容后振荡消除。

✅ 2. 级间隔离电阻（抑制反馈）

• 在级间串联 51Ω~100Ω电阻（如电路图）：

   Stage1 OUT →─[100Ω]─→ Stage2 IN

• 带宽代价计算： 100Ω电阻 + AD603输入电容3pF，-3dB带宽≈530MHz，120MHz以内影响<0.1dB。

✅ 3. 优化反馈电容CT

• 增益公式： Gain(dB) = 40*Vg + 20（Vg=-0.5~+0.5V）

• CT取值规则：	目标带宽	CT推荐值	实测相移改善
  >100MHz	1.5~2pF	相位裕度+15°
  50~100MHz	3~5pF	裕度+25°
  <50MHz	10pF	彻底消除振荡

✅ 4. PCB布局黄金法则

• 地平面： 完整覆铜，禁止分割！芯片地引脚直接打孔到地层（孔径0.3mm）。
• 走线规则：
  • 输入/输出线正交布线，间距≥3倍线宽
  • 级联路径长度<15mm（减少传输延迟）
• 实测对比： 优化布线后级间串扰降低40dB@100MHz。

✅ 5. 输入/输出端阻抗匹配

• 驱动源阻抗>500Ω时，在IN端并联50Ω电阻：

   Signal →──[50Ω]─┬─→ AD603 IN
                     └─→[50Ω]─→ GND

• 输出端接200Ω串联+50Ω对地（等效驱动50Ω负载）。

三、调试诊断步骤

1. 频谱分析法定位振荡点

   • 用示波器FFT功能扫描峰值频率（常见于50~200MHz）
   • 案例：某设计在122.5MHz振荡，后确定为级间线谐振

2. 局部退耦验证

   • 用0.1μF电容直接短路在可疑级电源-地间，若振荡消失则证明退耦不足

3. 信号注入法

   • 从末级向前注入正弦信号，观察哪级相移突变超过120°

? 结论

解决AD603级联自激需电源退耦 + 级间隔离 + CT优化 + PCB优化四管齐下。重点优先级排序：
退耦电容布局＞级间电阻＞CT取值＞布线优化。按此流程处理，90%以上自激问题可根治。若仍存在振荡，需检查芯片批次（早期AD603AQ相位裕度不足），必要时更换为AD603AN或AD8336等改进型号。

注：三级以上级联建议每级增益≤20dB，总增益超过80dB时推荐改用AD8350等更高带宽芯片。