以下是关于 ZedBoard + AD9361 的详细中文指南，涵盖关键概念、开发步骤和实用建议：

1. 核心组件介绍

• ZedBoard
  Xilinx 推出的 Zynq-7000 系列开发板，集成 ARM Cortex-A9 双核处理器（PS） + Artix-7 FPGA（PL），适合嵌入式 Linux 和硬件加速开发。

• AD9361
  Analog Devices 的射频收发芯片，支持 70MHz~6GHz 频率范围、56MHz 瞬时带宽，广泛用于软件定义无线电（SDR）。

2. 硬件连接要点

• FMC 接口兼容性
  ZedBoard 配备 LPC FMC 接口（VADJ=1.8V），需选择支持 LPC 的 AD9361 子卡（如 AD-FMCOMMS2/3/4）。
• 关键信号连接：
  • SPI 控制：PS 通过 SPI 配置 AD9361 寄存器。
  • 差分数据总线：12-bit RX/TX I/Q 数据通过 FPGA 的 LVDS 接口传输。
  • 时钟同步：需连接 AD9361 的 CLK_OUT 到 FPGA 的全局时钟引脚。
• 供电配置：AD9361 子卡需额外 12V 供电（ZedBoard FMC 供电能力有限）。

3. 软件开发流程

步骤 1：构建 FPGA 逻辑

• 使用参考设计
  从 Analog Devices 官网下载 HDL 参考设计，定位到 projects/fmcomms2/zed 目录。
• 生成比特流：

  make -C hdl/projects/fmcomms2/zed

  生成 system_top.bit 文件（需 Vivado 环境）。

步骤 2：配置 Linux 系统

• 设备树更新：
  在设备树中添加 AD9361 节点（参考 adi-ad9361-dds.dtsi）。
• 内核驱动：
  启用 CONFIG_IIO_AD9361 编译选项，加载 ad9361_drv.ko 驱动。
• 预建镜像：
  推荐使用 Analog Devices 的 Ubuntu 镜像 或 PetaLinux 构建。

步骤 3：控制与数据交互

• IIO 工具链：
  使用 iio_info、iio_attr 配置射频参数：

  iio_attr -c ad9361-phy voltage0 sampling_frequency 61440000  # 设置采样率
  iio_attr -c ad9361-phy voltage0 rf_bandwidth 20000000       # 设置带宽

• 数据流传输：
  • RX 数据采集：iio_readdev -b 4096 cf-ad9361-lpc > rx_data.bin
  • TX 数据发送：iio_writedev cf-ad9361-lpc < tx_data.bin

4. FPGA 逻辑定制开发

• HDL 核心模块：
  • JESD204B 接口：处理高速串行数据转换（需调用 Xilinx IP）。
  • 数据 FIFO：缓存 I/Q 数据，解决跨时钟域问题。
  • AXI-Stream 互联：连接 AD9361 接口与 Zynq PS 的 DMA 控制器。
• 自定义 IP 示例：

  module ad9361_interface (
  input  wire [11:0] rx_data_i, rx_data_q,
  output wire [11:0] tx_data_i, tx_data_q,
  input  wire        clk, rst_n
  );
  // 添加自定义信号处理逻辑（如滤波、调制）
  endmodule

5. 调试技巧与常见问题

• SPI 通信失败：
  • 检查设备树 SPI 节点配置：spi@e0006000 { status = "okay"; ... }
  • 使用逻辑分析仪验证 FMC 引脚连接。
• 数据路径异常：
  • 用 ILA（Integrated Logic Analyzer）抓取 FPGA 内部信号。
  • 运行 iio_attr -d ad9361-phy bist_loopback on 启用环回测试。
• 功耗优化：
  • 降低采样率或带宽减少功耗。
  • 关闭未使用的 RX/TX 通道：iio_attr -c ad9361-phy voltage0 powerdown 1

6. 高级应用方向

• 实时频谱分析：在 FPGA 中实现 FFT 加速，通过 DMA 将结果传至 Linux 显示。
• 多芯片同步：使用 AD9361 的同步引脚（SYNC_IN/OUT）支持 MIMO 系统。
• 自定义通信协议：在 PL 端实现基带处理（如 OFDM、跳频）。

资源推荐

• 官方文档：
  • AD9361 Linux驱动指南
  • ZedBoard HDL 项目
• 开发工具：
  • Vivado 2023.1 + Vitis HLS
  • IIO Oscilloscope（可视化工具）

通过以上步骤，可高效构建基于 ZedBoard 和 AD9361 的 SDR 平台。遇到具体问题时，建议结合逻辑分析仪和 dmesg 日志进行深度排查。