登录/注册

vivado 仿真时长

更多

在 Vivado 仿真中设置仿真时长主要有两种方法:

  1. 在 Testbench 中使用 $finish$stop 语句:

    • 这是最常用和最推荐的方法,直接在 Verilog 或 VHDL 的测试平台代码中控制何时结束仿真。
    • $finish;: 立即终止仿真并退出仿真器。
    • $stop;: 暂停仿真。在 Vivado Simulator GUI 中,会暂停并保持波形窗口打开,你可以查看波形、设置新断点或运行命令,然后选择继续运行。在 Tcl 控制台运行仿真时,$stop 会暂停并返回 Tcl 提示符,输入 run 可以继续。
    • 示例:
      initial begin
          // ... 初始化、激励生成 ...
          #1000; // 等待 1000 个时间单位 (ns/ps)
          $finish; // 运行 1000ns (或根据时间精度) 后结束仿真
          // 或者用 $stop; 暂停在 1000ns
      end
    • 优先级: 这种方式优先级最高,仿真器会在执行到 $finish$stop 时立即停止。
  2. 在 Vivado GUI 中设置运行时限制:

    • 在运行仿真之前,可以在仿真设置中指定一个最大运行时间。
    • 步骤:
      1. 在 Flow Navigator -> SIMULATION 下右键点击 Run Simulation
      2. 选择 Simulation Settings...
      3. 在弹出的窗口中,找到 Simulation 部分。
      4. xsim.simulate.runtime 字段中输入你想要仿真的最大时间(包括单位)。例如:1000ns, 10us, 1ms
      5. 点击 OK 保存设置。
      6. 运行仿真 (Run Simulation -> Run Behavioral Simulation)。
    • 说明:
      • 如果 Testbench 中没有 $finish$stop,仿真会运行到这个设定的最大时间后自动停止。
      • 重要:如果在 Testbench 中使用了 $finish$stop,它们会覆盖这个设置。仿真会在遇到 $finish/$stop 时停止,而不是等到设置的最大时间。
      • 如果在最大时间到达之前仿真遇到了 $finish,仿真会提前结束。

如何查看当前的仿真时间?

注意事项:

总结:

根据你的需求和仿真控制精度,选择合适的方法设置仿真时长。对于复杂的测试,在 Testbench 中使用 $finish 通常是必须的。

vivado仿真时GSR信号的影响

利用vivado进行设计xilinx FPGA时,写完设计代码和仿真代码后,点击run simulation(启动modelsim进行仿真)。

2025-08-30 14:22:17

Vivado调用Modelsim仿真

Modelsim是十分常用的外部仿真工具,在Vivado中也可以调用Modelsim进行仿真,下面将介绍如何对

2023-07-24 09:04:43

vivado仿真流程

vivado开发软件自带了仿真工具,下面将介绍vivado的仿真流程,方

2023-07-18 09:06:59

Vivado Design Suite用户指南:逻辑仿真

电子发烧友网站提供《Vivado Design Suite用户指南:逻辑仿真.pdf》资料免费下载

资料下载 佚名 2025-01-15 15:25:58

Vivado设计套件用户指南:逻辑仿真

电子发烧友网站提供《Vivado设计套件用户指南:逻辑仿真.pdf》资料免费下载

资料下载 张莉 2023-09-13 15:46:41

什么是Vivado?资料下载

电子发烧友网为你提供什么是Vivado?资料下载的电子资料下载,更有其他相关的电路图、源代码、课件教程、中文资料、英文资料、参考设计、用户指南、解决方案等资料,希望可以帮助到广大的电子工程师们。

资料下载 h1654155957.9921 2021-04-07 08:51:46

Vivado 开发教程(四) 行为仿真

本文介绍如何在教程(三)基础上, 关联ELF输出文件并使用vivado对系统进行行为仿真。

资料下载 佚名 2021-03-01 10:25:43

使用定时器控制LED的亮灭时长keil程序和Protues仿真资料免费下载

本文档的主要内容详细介绍的是使用定时器控制LED的亮灭时长keil程序和Protues仿真资料免费下载。

资料下载 aaahahaha 2020-05-28 08:00:00

VCS独立仿真Vivado IP核的问题补充

在仿真Vivado IP核时分两种情况,分为未使用SECURE IP核和使用了SECURE IP核。

2023-06-06 14:45:43

SpinalHDL运行VCS+Vivado相关仿真

本篇文章来源于微信群中的网友,分享下在SpinalHDL里如何丝滑的运行VCS跑Vivado相关仿真。自此仿真设计一体化不是问题。

2022-08-10 09:15:17

Vivado仿真器进行混合语言仿真的一些要点

本文主要介绍使用 Vivado 仿真器进行混合语言仿真的一些要点。

2022-08-01 09:25:56

Vivado与ModelSim的联合仿真操作

Vivado自带的仿真,个人觉得跑一些小模块的仿真还是可以的,不过跑大的仿真

2022-03-11 11:32:11

Vivado调用Questa Sim或ModelSim仿真小技巧

Vivado调用Questa Sim或ModelSim仿真中存在的一些自动化问题的解决方案。 Vivado调用Questa Sim

2021-09-02 10:12:06

FPGA开发Vivado仿真设计案例分析

仿真功能概述 仿真FPGA开发中常用的功能,通过给设计注入激励和观察输出结果,验证设计的功能性。Vivado设计套件支持如下

2020-12-31 11:44:00

使用Vivado Simulator运行功能和时序仿真案例

Vivado Simulator基本操作 Vivado Simulator是一款硬件描述语言事件驱动的仿真器,支持功能

2020-12-31 10:02:10

7天热门专题 换一换
相关标签