rs触发器

好的！RS触发器是一种基础的数字逻辑电路元件，属于时序逻辑电路。它的作用是存储1位二进制信息（1或0）。

核心功能：设置(Set)和复位(Reset)状态

S (Set - 置位)： 当S输入端有效（通常是高电平，具体取决于类型）时，将触发器的输出Q置为1。
R (Reset - 复位/清除)： 当R输入端有效时，将触发器的输出Q置为0 (复位或清除)。
无有效输入： 当S和R都无效时，触发器会保持之前的状态（记忆功能）。
禁止状态： 当S和R同时有效时，是一个无效的、不允许的状态。因为它会导致输出Q和其互补输出!Q（或Q_n）都为同一个电平（通常是低电平），破坏了互补输出的特性，并且会导致状态不确定（即当S和R同时变为无效后，Q的状态无法预测）。

基本结构：

最常见的RS触发器是由两个交叉耦合的与非门(NAND) 或 两个交叉耦合的或非门(NOR) 构成。

输入与输出：

输入：
- S (Set Input - 置位输入)： 用于将输出Q置为1。
- R (Reset Input - 复位输入)： 用于将输出Q置为0。
- 有些RS触发器还有一个CLK (Clock Input - 时钟输入)，用于控制状态改变的时刻（同步RS触发器）。但基本RS触发器（由与非门或或非门直接构成）是异步的，输入变化会立即影响输出。
输出：
- Q：主输出，存储的位值。
- !Q (或 Q_n)： Q的互补输出（反相输出）。正常情况下，Q和!Q的值总是相反的。

行为 (工作真值表)：

下面的真值表是基于低电平有效的与非门型基本RS触发器（S和R平时为高电平，有效信号为低电平）和基于高电平有效的或非门型基本RS触发器（S和R平时为低电平，有效信号为高电平）的行为总结。

S输入	R输入	Q输出 (当前状态)	!Q输出 (反相)	含义
0	0	禁止状态!	禁止状态!	无效状态，不允许！
0	1	1	0	置位： Q = 1, !Q = 0
1	0	0	1	复位： Q = 0, !Q = 1
1	1	保持（不变）	保持（不变）	记忆：保持之前的Q和!Q状态

重要说明：
- 触发方式： 在基本RS触发器中（无时钟），当输入S或R有效时，输出Q和!Q立刻改变（只要门电路有延迟）。
- S和R同时有效 (0,0 或 1,1):
- 如上表第一行所示，这是不允许的状态。对于与非门型，输入为00时会导致Q和!Q都变为1（而不是互补）；对于或非门型，输入为11时会导致Q和!Q都变为0。这破坏了Q和!Q互补的关系。
- 更严重的问题是，当S和R同时从有效状态变回无效状态（例如与非门型从00变为11）时，Q和!Q最终稳定到哪个状态是无法预测的（取决于两个门的微小传输延迟差异）。
- 保持状态： 当输入信号为11（与非门型）或00（或非门型）时，由于门电路的交叉耦合，电路能“锁住”并保持之前的状态。

类型：

基本RS触发器 (异步RS触发器)：
- 无时钟控制，输入变化直接影响输出。
- 主要由两个与非门或两个或非门构成。
- 存在禁止状态和电平敏感（毛刺敏感）的问题。
同步RS触发器 (时钟控制RS触发器)：
- 增加了时钟输入 (CLK)。
- 只有在时钟信号有效（通常是CLK上升沿或高电平）时，S和R输入才会影响触发器状态。
- 解决了基本RS触发器受输入干扰（毛刺）直接影响输出的问题，但仍存在禁止状态（S=1和R=1在时钟有效时）。

应用：

关键要点总结：

功能： 存储1位数据（0或1）。
核心操作：
- S有效 → 置1 (Q=1)
- R有效 → 置0 (Q=0)
- S、R都无效 → 保持状态
- S、R都有效 → 禁止！ (绝对不能同时有效)
类型： 基本型（异步）和同步型（有时钟控制）。
特性： 时序逻辑、双稳态存储。