差分放大器的系统设计是一个综合考虑电路拓扑、器件选型、性能指标和应用需求的过程。以下是详细的设计步骤和注意事项：

一、明确设计要求

1. 关键指标

   • 差分增益（(A_d)）：目标放大倍数（例如100倍）
   • 共模抑制比（CMRR）：典型值需 >80dB（高频时可能下降）
   • 输入/输出范围：如输入±0.1V，输出±5V
   • 带宽（-3dB点）：如DC~100kHz
   • 输入阻抗：高阻抗（>100kΩ）或低阻抗（如50Ω匹配）
   • 噪声指标：输入参考噪声（如<5nV/√Hz）
   • 电源电压：±15V或单电源5V等

2. 应用场景

   • 传感器接口（热电偶/电桥）、医疗仪器（ECG）、高速通信等

二、拓扑结构选择

1. 基本三运放仪表放大器

   [输入级]          [输出级]
   IN+ → 运放A1 → Rgain → 运放A2 → OUT
            |                ↑
   IN- → 运放B1 → Rgain → 运放B2 
             ↓
            REF（偏置电压）

   • 优点：高CMRR、输入阻抗高（>1GΩ）
   • 缺点：需3个精密匹配运放

2. 分立BJT/FET差分对

          Vcc
           |
           Rc
           |
   IN+ → Q1───Q2 ← IN-
           |
           Re
           |
          -Vee

   • 适用：高速/高功率场景
   • 挑战：需严格对称设计和温度补偿

3. 全差分运放

   • 如TI的THS4521：内置反馈网络，简化布局

三、关键设计计算

1. 增益设计

   • 差分增益：( A_d = 1 + \frac{2R_f}{R_g} )（三运放结构）
   • 电阻匹配要求：CMRR ≈ ( \frac{1+tol}{4\delta} )（tol为公差，δ为失配）

2. CMRR优化

   • 电阻匹配：使用0.1%精电阻（如Vishay的PTF系列）
   • 布局对称：输入信号路径完全镜像布线

3. 带宽扩展

   • 增益带宽积（GBW） > ( Ad \times f{max} )
   • 例如：增益100倍、带宽100kHz → 选GBW > 10MHz的运放

四、器件选型指南

1. 运放选择

   • 低噪声：AD8429（0.85nV/√Hz @1kHz）
   • 高速：ADA4940-1（200MHz GBW）
   • 高精度：LTC6915（CMRR=120dB）

2. 电阻选型

   • 匹配网络：采用激光修调电阻阵列（如LT5400）

3. 晶体管对

   • 超β配对管：MAT01（(V_{BE})匹配<50μV）

五、PCB设计要点

1. 布局规则

   • 差分走线长度差 < λ/10（如100MHz信号要求<3mm）
   • 输入Guard Ring：包围输入端的保护环接地

     ┌──────────┐
     │  Guard   │
     │ ┌─────┐ │
     │ │ IN+ │ │
     │ │ IN- │ │
     │ └─────┘ │
     └──────────┘

2. 叠层设计

   • 推荐4层板：

     Top Layer: 信号走线
     L2: 完整地平面
     L3: 电源层
     Bottom: 无敏感信号

六、实测调试步骤

1. CMRR测试

   • 输入共模电压±10V，测量输出变化： [ \text{CMRR} = 20\log\left(\frac{Ad \cdot V{cm}}{\Delta V_{out}}\right) ]
   • 示例：(A_d=100)，输入±10V时输出变化<1mV → CMRR>120dB

2. 噪声抑制

   • 发现60Hz工频干扰：在反馈环路添加陷波滤波器

     Rf
     │
     ───┤├───
      C1     C1=1/(2π·60·Rf)

3. 零漂校准

   • 使用数字电位器（如AD5171）动态调整偏移：

     Vref ──┬─ 10kΩ ─┬─ 输出
        │        │
       50kΩ    运放+
        │        │
       DAC_out

七、高级优化技术

1. 动态范围扩展

   • 并联低/高速运放：AD8031（高速）+OPA2189（精密）

2. 共模瞬态抑制

   • 添加Common-Mode Feedback电路：

     ┌─ 检测共模电平 ─> 误差放大器 ─> 调整电流源
     └─ 输出级偏置 ──────────────┘

3. EMI防护

   • TVS管：在输入端并联SMF5.0A（钳位电压6.4V）
   • 共模扼流圈：TDK的ACM2012-900-2P

设计案例：ECG信号采集

• 需求：增益1000倍，带宽0.05~100Hz，CMRR>110dB
• 方案：
  • 前端：INA333（CMRR=120dB）做100倍增益
  • 后端：OPA2188做10倍有源滤波
  • 保护：输入端串联10MΩ电阻+5.6V双向TVS
• 实测结果：50Hz干扰抑制比达-105dB

关键设计陷阱

1. 虚地失效

   • 单电源设计时，偏置电压（Vref）需低阻抗源（如运放缓冲）

2. 热电动势影响

   • 避免铜/锡混合焊接：焊盘统一使用无铅锡膏SAC305

3. 射频整流效应

   • 在反馈电阻上并联3pF电容抑制GHz干扰

通过系统化建模（如LTspice蒙特卡洛分析）+实测迭代，可显著提升量产一致性。在高速应用场合，建议使用网络分析仪验证差分S参数（SDD21/SCC11）。