一、Create netlist 二、添加PCB库的路径 三、Import netlist 四、PCB工作区域参数设置 五、板框 六、放置元器件 七、原理图与PCB的互联 八

用OrCAD画好原理图后我们需要导出网表便于后续导入Allego画PCB（AD这点不同，可直接生成PCB文件）。Tools-Create Netlist，出现以下界面：点击确定即可生成第一方网表。选择Other项：

]Simulation FAILED due to netlist linker error(s).原来是器件属性中的part value栏被我删了。添加一个器件到工程时一般为图1这样，双击器件打开属性（...

计算机的巨大能力对用Ⅴ Verilog Hdl或ⅥHDL建模的复杂数字逻辑进行仿真然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表（ Netlist），根据网表和某种工艺的器件自动生成具体电路，然后生成该工艺条件下这种具体电路的延时模型。

的错误 Protel层次原理图在生成报表（Create Netlist）时，Net identifier Scope一般选用Sheet Symbol / Port Connections