主从触发器是一种特殊的时序逻辑电路结构，旨在解决基本电平触发型触发器（如基本 RS 锁存器）在时钟信号有效电平期间可能发生的多次翻转问题（称为“空翻”）。它由一个主触发器和从触发器级联构成，并受同一个时钟信号控制，但相位相反。

一、主从触发器的核心特点

1. 主从隔离工作：

   • CP = 1 (高电平) 时：
     • 主触发器打开，接收并存储当前输入信号的状态。
     • 从触发器关闭，其输出 Q 和 Q' 保持不变。输入变化不会直接影响最终输出。
   • CP 从 1 → 0 (下降沿) 时：
     • 主触发器关闭，锁存在 CP=1 结束时存储的数据，冻结当前状态不再接收新输入。
     • 从触发器打开，接收主触发器锁存的状态，并更新自身的输出 Q 和 Q'。

2. 边沿触发效果：

   • 输出 Q 和 Q' 只在时钟的特定边沿（通常描述为下降沿）才可能改变状态。
   • 用户观察到状态变化发生在时钟信号从高电平跳变到低电平的那个时刻。

3. 基本消除空翻：

   • 由于主触发器和从触发器被时钟严格隔离（一个打开时另一个关闭），并且最终输出的更新仅发生在 CP 下降沿的瞬间（此时主触发器的输入已被隔离），在一个完整的时钟周期（CP=1 期间）内，即使输入信号发生多次变化，输出也只响应一次（下降沿时更新为主触发器最终锁存的值），有效避免了空翻。

4. 一次变化特性 (重要限制！)：

   • 在主触发器打开期间（CP = 1），如果输入信号发生了变化，主触发器的状态会随之翻转。 最终在下降沿输出并锁存的，是主触发器在 CP = 1 期间最后捕获到的状态。
   • 用户不能完全忽略 CP = 1 期间的输入变化。 这是主从 JK 触发器需要特别注意的缺点。

二、主从 JK 触发器的原理

主从 JK 触发器是主从结构的一个经典应用，它在基本 RS 触发器基础上增加反馈，解决了 RS 触发器 J = K = 1 无效问题。

1. 电路结构 (概述)：

   • 主触发器： 通常是一个由与非门构成的基本 JK 锁存器。
   • 从触发器： 通常是一个由与非门构成的基本 RS 锁存器（或 JK 锁存器）。
   • 时钟控制： 通过额外的与非门（或反相器），主触发器的时钟端直接接 CP，从触发器的时钟端接 CP'（即 CP 的反相信号），或者反之（主接 CP'，从接 CP），保证两者开闭状态相反。常见结构是：CP 直接控制主触发器开门，CP 反相后控制从触发器开门。

2. 工作原理：

   • CP = 1： (主开，从关)
     • 主触发器的输入门开启，它根据当前的 J、K 输入以及其本身的 当前状态（通过反馈线连接 Q 和 Q' 的状态）来决定新状态。
     • J = 0, K = 0: 主触发器保持原状态。
     • J = 0, K = 1: 主触发器被置 0（无论原状态是什么）。
     • J = 1, K = 0: 主触发器被置 1（无论原状态是什么）。
     • J = 1, K = 1: 主触发器状态翻转（0 -> 1，1 -> 0）。这个翻转可能发生在 CP=1 期间的任何时刻。
     • 从触发器关闭，其状态保持不变。外部看到的输出 Q 和 Q' 尚未改变。
   • CP 从 1 → 0： (主关，从开)
     • 主触发器的输入门关闭，它锁存住当前状态（即在 CP=1 期间最后时刻确定的状态），不再受 J、K 变化的影响。
     • 从触发器的输入门开启，它将主触发器锁存的状态传输到自己内部。
     • 从触发器更新自己的状态，外部看到的输出 Q 和 Q' 开始改变为新的状态。

3. 解决 J = K = 1 问题：

   • 通过交叉反馈（将输出 Q 反馈到输入 K 的控制门，将 Q' 反馈到输入 J 的控制门），当 J = K = 1 时：
     • 若原状态 Q = 0, 则 K 通道被 Q = 0 封锁（无效），J 通道被 Q' = 1 打开，最终会使主触发器置 1。
     • 若原状态 Q = 1, 则 J 通道被 Q' = 0 封锁（无效），K 通道被 Q = 1 打开，最终会使主触发器置 0。
   • 因此 J = K = 1 总是导致在下降沿状态翻转 (0 -> 1 或 1 -> 0)，消除了 RS 触发器的禁用状态。

4. 关键注意事项： 主从 JK 触发器的一次变化特性

   • 问题根源： 在主触发器开启期间（CP = 1），如果输入信号 J、K 发生变化，主触发器的状态可能随之多次翻转。最终在下降沿传送给从触发器的，只是它在 CP=1 结束时锁存的状态。
   • 后果： 不能简单地只在下降沿时刻看 J、K 的值来预测输出状态。 必须考察整个 CP=1 期间 J、K 的变化情况，特别是当 J、K 中有一个（或两个）长时间保持为 1 时。
   • 设计建议： 为了获得确定的翻转行为，尽量保证在 CP=1 期间 J、K 信号稳定不变，特别要避免在 CP=1 期间改变处于 1 状态的输入信号。

总结

主从触发器（尤其是主从 JK 触发器）的核心特点是利用主、从两级隔离的工作方式（主开从关，主关从开）和边沿触发的输出更新方式，大幅减少了空翻的发生。主从 JK 触发器通过反馈解决了基本 RS 触发器的禁用状态问题。然而，其一次变化特性要求在时钟有效电平（CP=1）期间保持输入信号稳定才能获得确定的输出。这种结构是后来更优越的边沿触发器（真正仅响应时钟边沿时刻的输入）发展的基础。