在STM32上配置以太网需要结合硬件连接、外设驱动和协议栈支持。以下是通用步骤指南（以STM32CubeMX和HAL库为例）：

1. 硬件准备

• MCU型号：选择支持以太网的STM32系列（如STM32F4/F7/H7等）。
• PHY芯片：若MCU无内置PHY（如STM32F407），需外接PHY芯片（如LAN8742A）。
• 接口类型：
  • RMII（精简介质独立接口）：需50MHz时钟（可由外部晶振或MCU提供）。
  • MII（介质独立接口）：需更多引脚，通常用于高速场景。
• 硬件连接：
  • 确保MCU与PHY的TX/RX、时钟、复位等引脚正确连接。
  • RMII接口需连接ETH_RMII_TX_EN、ETH_RMII_TXD0/1等关键信号。

2. 软件配置（STM32CubeMX）

1. 启用以太网外设：

   • 在Connectivity下启用ETH，选择RMII或MII模式。
   • 确认引脚自动分配正确（尤其是时钟引脚）。

2. 配置时钟树：

   • RMII需要50MHz参考时钟：
     • 若PHY提供50MHz时钟，选择ETH RMII REF Clock为外部输入。
     • 若由MCU输出时钟，需通过PLL配置生成50MHz（例如HSE->PLL→输出到PHY）。

3. 配置PHY芯片（以LAN8742为例）：

   • 在ETH设置中指定PHY地址（默认为0）。
   • 配置自适应速率/双工模式（Auto-negotiation）。

4. 集成LwIP协议栈：

   • 在Middleware中启用LwIP。
   • 配置IP地址（静态或DHCP）、子网掩码、网关。

5. 生成代码：

   • 生成初始化代码（HAL库 + LwIP协议栈）。

3. 代码开发

PHY初始化

// 检查PHY连接状态
HAL_ETH_ReadPHYRegister(&heth, PHY_ADDRESS, PHY_BSR, ®val);
if (regval & PHY_LINKED_STATUS) {
  // 连接正常
}

LwIP回调函数

实现网络数据接收回调：

void HAL_ETH_RxCpltCallback(ETH_HandleTypeDef *heth) {
  // 将接收到的数据传递给LwIP
  ethernetif_input(&gnetif);
}

启动网络服务

/* 初始化LwIP */
MX_LWIP_Init();

/* 创建HTTP/TCP任务（以FreeRTOS为例） */
xTaskCreate(ethernet_task, "ETH", 512, NULL, 4, NULL);

4. 关键注意事项

• 时钟配置：RMII的50MHz时钟必须稳定，否则通信失败。
• PHY地址：确保代码中的PHY地址与硬件电路一致（通过PHY芯片的配置引脚设置）。
• 中断处理：使能ETH全局中断并处理接收/发送完成中断。
• 内存管理：调整LwIP的MEM_SIZE（默认可能太小），避免内存溢出。

5. 调试技巧

1. Ping测试：上电后通过Ping测试验证基础连接。
2. PHY寄存器：使用HAL_ETH_ReadPHYRegister读取PHY状态寄存器（如PHY_BSR）。
3. LwIP日志：启用LWIP_DEBUG输出调试信息。
4. 硬件工具：用示波器检查RMII时钟和数据信号是否正常。

示例代码片段

// 主函数初始化
int main(void) {
  HAL_Init();
  MX_GPIO_Init();
  MX_ETH_Init();  // 以太网硬件初始化
  MX_LWIP_Init(); // LwIP协议栈初始化

  // 设置静态IP（可选）
  ip_addr_t ipaddr, netmask, gw;
  IP4_ADDR(&ipaddr, 192, 168, 1, 10);
  IP4_ADDR(&netmask, 255, 255, 255, 0);
  IP4_ADDR(&gw, 192, 168, 1, 1);
  netif_set_addr(&gnetif, &ipaddr, &netmask, &gw);

  while (1) {
    MX_LWIP_Process(); // 处理LwIP协议栈事件
  }
}

常见问题

• Ping不通：检查PHY初始化、时钟、MAC地址配置。
• 数据丢包：增大LwIP内存池或优化接收中断处理。
• PHY不响应：确认MDIO/MDC引脚连接和PHY地址是否正确。

通过以上步骤，可完成STM32以太网的基础通信功能。如需更复杂的应用（如HTTP、MQTT），需基于LwIP实现具体协议逻辑。