在 PADS（现为 Siemens EDA Xpedition 工具套件的一部分）中进行 PCB 设计验证是一个关键步骤，以确保设计的功能正确性、电气完整性、制造可行性和装配可行性。以下是用中文总结的主要设计验证环节和注意事项：

一、核心电气规则检查

1. 设计规则检查

   • 作用：强制执行物理间距约束（导线间距、孔径、线宽等）、层定义及基本连接性要求。
   • 操作：执行 Tools > Verify Design > Check > 选择检查项（间距、连接性、高速、平面、测试点、制造、Latium等）。
   • 重点：解决所有 Clearance 和 Connectivity 报错，这是合格设计的基础。

2. 电气规则检查

   • 网络连通性：验证所有网络是否完整无断路（与原理图一致）。
   • 未连接引脚/过孔：查找孤立的元件引脚或多余过孔。
   • 短路风险：检查是否存在不同网络铜皮意外重叠。
   • 参考层变更：信号换层时，临近层是否为完整参考平面（避免跨分割）。
   • 高速约束（若启用）：检查时序、拓扑、阻抗、差分对长度匹配等是否达标。

二、生产制造工艺验证

1. DFM（面向制造的设计）检查

   • 焊盘/孔径：钻孔尺寸是否满足最小工艺要求（与 PCB 厂家确认）。
   • 阻焊设计：检查阻焊桥是否覆盖开窗，避免焊盘间桥接风险。
   • 丝印冲突：防止文字覆盖焊盘或钻孔。
   • 孤立铜皮：移除或连接细小孤岛铜皮，避免生产时脱落。
   • 光绘设置：验证 Gerber 文件层定义、孔径表及负片层（负片）数据正确性。

2. DFA（面向装配的设计）检查

   • 元件间距：确保 SMD/THT 器件间满足贴片/插件设备的最小间隙。
   • 焊盘尺寸：确认与元件引脚匹配，避免虚焊或立碑。
   • 散热设计：功率器件焊盘与铜皮连接方式是否满足散热要求（热风焊盘设计）。
   • 插件元件孔位：孔直径比引脚大 0.2-0.4mm（波峰焊工艺需求）。

三、电源完整性初步验证

1. 电源/地网络宽度：核心电压（如 CPU、FPGA）走线是否满足载流需求。
2. 电容布局：滤波电容是否贴近电源引脚（尤其高速芯片）。
3. 回路面积：关键信号（时钟、高速线）是否紧邻参考平面，减小环路面积。
4. 平面分割：不同电源域的分割间隙是否足够，避免耦合干扰。
5. 热仿真（可选）：对高功耗区域进行温升模拟，优化散热设计。

四、关键信号与 EMI 优化

1. 差分对控制：
   • 等长误差（±5mil~50mil，按协议确定）
   • 平行走线，避免间距突变
   • 参考层连续
2. 敏感信号保护：
   • 时钟线包地处理
   • 关键控制信号远离噪声源
3. 端接电阻：检查高速线路（DDR等）是否按规范添加端接器件。
4. 层叠策略：确认信号-地/电源层的堆叠顺序符合高速设计规范。

五、输出文件验证

1. Gerber 文件：
   • 使用 CAM350 或同类工具逐层检查铜皮、丝印、钻孔数据。
   • 确认阻焊层开窗与焊盘完全匹配。
2. 钻孔文件：
   • 校对孔位坐标、孔径符号与 PCB 设计一致。
   • 区分 PTH（通孔）/NPTH（非金属化孔）。
3. 装配图：元件位号、极性标识是否清晰无误。
4. BOM 清单：与原理图完全同步，标注意器件参数与厂商料号。

六、设计迭代与确认

1. 工程确认：发送设计文件与检测报告给硬件工程师做最终原理级审核。
2. 制造商沟通：提交设计能力问卷（工艺参数、特殊要求），获取厂商 DFM 反馈。
3. 版本控制：冻结设计版本，存档所有输出文件（Gerber、坐标、BOM、钢网文件）。

关键工具操作：

• Verify Design：基础间距/连接性检查
• Rule Area：对特定区域（如BGA下方）设置局部规则
• Pour Manager：铜皮灌注后务必重新执行 DRC
• Report Writer：导出网络长度、未布线引脚等关键报告
• IDF 导入：结构外壳模型与 PCB 3D 干涉检查

常见疏漏点提醒：

1. 孤立过孔（未连接任何网络）
2. 负片层（电源/地层）铜皮意外隔离
3. 高速差分对内 P/N 相位偏差超标
4. 散热焊盘未添加过孔阵列
5. 器件禁布区与结构件冲突

建议使用 PADS Standard Plus / Professional 的进阶验证功能（如 HyperLynx 信号完整性分析）进行全流程保障。投产前 必须与 PCB/SMT 工厂进行工艺确认！