以下是一个简单的 FPGA PID 控制器实现代码（Verilog HDL）。该代码实现了离散位置式 PID 控制算法，包含积分抗饱和和输出限幅功能：

module PID_Controller (
    input clk,             // 时钟信号 (50MHz)
    input rst_n,           // 复位信号 (低有效)
    input signed [15:0] setpoint,  // 16位设定值
    input signed [15:0] feedback,  // 16位反馈值
    output reg signed [15:0] output  // 16位控制输出
);

// PID 参数（使用 Q16.15 定点数格式）
parameter KP = 16'h2000;   // Kp = 2.0 (0x2000 = 8192/16384)
parameter KI = 16'h0800;   // Ki = 0.5 (0x0800 = 2048/16384)
parameter KD = 16'h0500;   // Kd = 1.25 (0x0500 = 1280/16384)

// 运算中间量（扩展位宽防止溢出）
reg signed [31:0] integral;  // 积分项
reg signed [15:0] prev_error; // 上次误差
reg signed [31:0] p_term, i_term, d_term; 

// 输出限幅参数
parameter OUT_MAX = 16'h7FFF;  // 最大输出值 (32767)
parameter OUT_MIN = 16'h8000;  // 最小输出值 (-32768)

always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin  // 复位初始化
        integral <= 0;
        prev_error <= 0;
        output <= 0;
    end
    else begin
        // 计算误差
        wire signed [15:0] error = setpoint - feedback;

        // P项计算
        p_term = KP * error;  // 比例项

        // I项计算（带抗饱和）
        if (output < OUT_MAX && output > OUT_MIN) begin
            integral <= integral + (KI * error);
        end
        i_term = integral;  // 积分项

        // D项计算
        d_term = KD * (error - prev_error); // 微分项
        prev_error <= error;

        // PID求和（右移15位还原Q16.15）
        wire signed [31:0] pid_sum = p_term + i_term + d_term;
        wire signed [15:0] pid_out = pid_sum[30:15]; // 等效除以16384

        // 输出限幅
        output <= (pid_out > OUT_MAX) ? OUT_MAX : 
                  (pid_out < OUT_MIN) ? OUT_MIN : pid_out;
    end
end

endmodule

关键功能说明：

1. 定点数运算：

   • 使用 Q16.15 格式（16位整数 + 15位小数）
   • 最终输出通过截取[30:15]位实现右移15位（除以32768）

2. 抗积分饱和：

   if (output < OUT_MAX && output > OUT_MIN) begin
      integral <= integral + (KI * error);

   当输出未饱和时，才进行积分累加

3. 微分环节：

   d_term = KD * (error - prev_error); // 微分项

4. 输出限幅：

   output <= (pid_out > OUT_MAX) ? OUT_MAX : 
            (pid_out < OUT_MIN) ? OUT_MIN : pid_out;

使用注意事项：

1. 参数整定：

   • 需根据实际系统调整 KP、KI、KD 参数
   • 建议先用 MATLAB/Simulink 仿真验证参数

2. 运算优化：

   • 可根据需要添加饱和环节的积分复位（integral reset）
   • 微分项可增加一阶低通滤波减少高频噪声

3. 时钟要求：

   • 采样频率应为被控系统带宽的10倍以上
   • 例中使用50MHz时钟，实际频率需根据需求调整

4. 接口扩展：

   • 可增加参数在线调整接口
   • 可添加手动/自动切换功能

调参建议：

1. 先设定 Ki=0, Kd=0，逐步增大 Kp 至临界震荡
2. 取临界震荡时 Kp 的50%~80%作为基础值
3. 逐渐加入积分项消除稳态误差
4. 最后加入微分项抑制超调

实际应用中需结合具体控制对象特性调整算法细节。复杂系统建议加入变参数 PID 或模糊 PID 等高级算法增强鲁棒性。