SDRAM传输标准是什么？有哪些标准规定？

标准的SDRAM分为66MHz SDRAM（即俗称的PC 66，但PC 66并非正规术语），PC 100以及PC 133，其标准工作频率分别为66MHz，100MHz和133MHz，对应的内存传输带宽分别为533MB/sec，800MB/sec和1.06GB/sec。非标准的还有PC 150等。

SDRAM（Synchronous Dynamic Random-Access Memory，同步动态随机存取存储器）的传输标准和技术规范主要由全球半导体行业的权威标准组织 JEDEC（固态技术协会）制定和发布。以下是SDRAM的核心标准规定：

一、核心JEDEC标准

JESD21C / JESD79 (SDRAM标准基础)
- 定义基础架构：规范了SDRAM的同步工作模式（与系统时钟同步）、命令协议（如激活、读、写、预充电、刷新等时序）。
- 关键技术：
  - 突发传输（Burst Transfer）：支持连续数据传输（突发长度可配置为1/2/4/8）。
  - 行激活（Row Active） → 列选通（Column Select）的访问流程。
  - 自动预充电（Auto-Precharge）机制。
JESD79F (PC SDRAM标准)
- 电压规范：标准工作电压为 3.3V（±0.3V）。
- 时钟频率：
  - 66/100/133 MHz（对应PC66/PC100/PC133）。
- 数据位宽：
  - 支持64位总线（对应DIMM模组）。

二、应用级标准（基于JEDEC的扩展）

PC66/PC100/PC133 (Intel & JEDEC联合制定)
- PC100：由Intel在1998年提出，要求内存模组在100MHz下稳定工作（CL=2或3）。
- PC133：升级至133MHz（CL=3），带宽提升至 1.06 GB/s（64位总线）。
- 关键参数：明确时序要求（tRCD、tRP、CL值）和信号完整性规范。
模块规范（DIMM形态）
- 168针DIMM：物理接口标准（3.3V电压）。
- SPD（Serial Presence Detect）：EEPROM芯片存储模组时序、厂商等信息。

三、主要技术特征

同步接口
- 所有操作由系统时钟（CLK）驱动，消除异步内存的等待时间不确定问题。
单倍数据率（SDR）
- 每个时钟周期仅在时钟上升沿传输一次数据（区别于后续DDR的上升/下降沿双传输）。
Bank架构
- 典型配置4个独立Bank，支持交叉访问以隐藏预充电延迟。

四、典型时序参数

CL（CAS Latency）：列地址选通延迟（单位：时钟周期）。
tRCD（RAS to CAS Delay）：行激活到列选通的时间。
tRP（Row Precharge Time）：行预充电时间。
tRAS（Row Active Time）：行活动最短持续时间。

⚠️ 注意：不同频率（如PC100 vs PC133）要求更严格的时序（例如PC100要求tAC≤6ns）。

总结

SDRAM的标准化体系以JEDEC制定的基础规范（JESD79系列）为核心，配合产业联盟（如Intel）推出的PC66/100/133等应用标准。其核心在于同步时钟控制、单倍数据率、多Bank管理等设计，为后续DDR技术的发展奠定了基础。2000年后，随着DDR内存的普及，SDRAM逐渐退出主流市场，但其规范仍是理解现代DRAM架构的起点。