相关双采样电路

什么是相关双采样电路？

相关双采样是一种专门用于降低图像传感器（特别是CMOS图像传感器）输出信号中噪声的关键技术电路。它的核心思想是在每一个像素信号的读取过程中，进行两次时间上紧密相关的采样，然后通过计算这两次采样值的差值来得到最终有效的图像信号。

目的

消除或显著降低主要噪声源：
- 复位噪声 (Reset Noise / kTC Noise): 当光敏元件（通常是光电二极管）在积分光信号之前被复位到一个基准电压时，由于MOS管开关的沟道电阻及节点的寄生电容产生的固有热噪声。
- 固定模式噪声 (Fixed Pattern Noise, FPN): 由于制造工艺的不均匀性导致的像素单元之间的非均匀性，表现为输出值的固定偏移差异（即使在没有任何光照的条件下）。
- 低频噪声 (1/f Noise): 放大器或其他元件中随频率降低而增大的噪声。
- 电源/地线噪声的低频耦合： 通过巧妙设计采样时序（在两次采样期间电源/地线噪声是相关的），也能被抑制一部分。

基本原理和工作流程

假设一个典型的CMOS图像传感器像素信号读取路径为：像素单元 -> 源极跟随器 (Source Follower, SF) -> CDS电路 -> 后级ADC

复位阶段：
- 在积分光生电荷之前，像素内的复位管开启，将光敏节点复位到一个基准电压 (例如VDD)。
- 复位结束后，复位管关闭。
- 第一次采样 (S1 - 参考采样 / Reset采样):
  - 在复位管刚刚关闭后（光敏节点开始光积分之前），CDS电路立即对复位后的像素输出信号进行一次采样。这个采样值 (V_S1) 包含了：
    - 复位带来的本底电压。
    - 复位噪声 (kTC噪声)。
    - 源极跟随器的阈值电压偏移 (Vth_SF)。
    - FPN（由像素和SF的非理想性引起）。
    - 可能存在的低频噪声和电源噪声在此刻的状态。
积分（曝光）阶段：
- 光敏节点暴露在光线下，光子产生电荷并在电容上累积，导致光敏节点的电压发生变化（下降）。
信号读取阶段：
- 积分结束后，通过行选择管等，将光敏节点上的电压通过源极跟随器(SF)输出到列总线（CDS电路之前）。
- 第二次采样 (S2 - 信号采样 / Pixel采样):
  - CDS电路对包含了光生信号的像素输出信号进行采样。这个采样值 (V_S2) 包含了：
    - 复位后的本底电压。
    - 由于积分光生电荷导致的实际电压变化量 (V_sig)。
    - 复位噪声 (kTC噪声)。（因为是在复位阶段引入的，电压信号中始终存在此噪声分量）。
    - 源极跟随器的阈值电压偏移 (Vth_SF)。
    - FPN（由像素和SF的非理想性引起）。
    - 低频噪声和电源噪声在信号读取时刻的状态（如果两次采样时间间隔较短，噪声具有很强的相关性）。
差值计算：
- CDS电路的核心功能是计算：有效信号输出 = V_S2 - V_S1
- 代入上面的内容：
  - V_S2 = (复位本底 - V_sig) + (Vth_SF + FPN_Pixel/SF) + 复位噪声 + 噪声_S2
  - V_S1 = (复位本底) + (Vth_SF + FPN_Pixel/SF) + 复位噪声 + 噪声_S1
  - 有效信号输出 = [ (复位本底 - V_sig) + (Vth_SF + FPN_Pixel/SF) + 复位噪声 + 噪声_S2 ] - [ (复位本底) + (Vth_SF + FPN_Pixel/SF) + 复位噪声 + 噪声_S1 ]
  - 有效信号输出 = - V_sig + (噪声_S2 - 噪声_S1)

噪声抑制原理分析

复位噪声 (kTC噪声)： 在V_S1和V_S2中都以完全相同的方式出现，相减后完全抵消。
固定模式噪声 (FPN)： 对于同一个像素，像素本身的差异和源极跟随器的Vth偏移在两次采样中也是完全相同的，相减后抵消，消除了像素间的差异（均匀性更好）。
复位本底电压： 完全抵消。
低频噪声 (1/f噪声) / 低频电源噪声： 由于两次采样 (S1和S2) 之间的时间间隔非常短（远小于这些噪声的周期），这些噪声分量在这短时间内的变化高度相关（几乎相同）。相减操作使得这些相关的低频噪声分量也得到大幅抑制。
光生信号 (V_sig): 是唯一没有被抵消且被保留的关键部分（符号取决于电路结构，但幅度被完整保留）。
残留噪声： 相减后主要剩下与S2采样相关的热噪声、以及两次采样之间高速变化的噪声（如白噪声）。高频宽带噪声不受CDS影响。

关键特点

时间相关性： 两次采样必须在时间上紧密联系（短时间间隔），以确保相关噪声得以抑制。
电路实现： CDS功能通常在芯片的列级（Column Level）实现。常见的实现方式是利用两个采样保持电容 (S/H Capacitor) 和相关开关：
- 第一个电容在S1时刻采样复位电平。
- 第二个电容在S2时刻采样信号电平。
- 然后这两个电容上的电压被输入到一个差分放大器或利用差值ADC进行减法操作。也有使用钳位电路（Correlated Clamping）等更集成的实现方式。
广泛使用： 几乎所有的现代高性能CMOS图像传感器（包括手机摄像头、数码相机、监控摄像头、科学成像相机等）都采用了CDS技术或基于CDS原理的改进技术。

总结

相关双采样 (CDS) 是一种通过对同一个像素在复位后（参考电平）和信号输出后（信号电平）进行两次时间上紧邻的采样，并计算其差值的电路技术。它巧妙地消除了复位噪声、大幅降低了固定模式噪声和低频噪声对像素信号的影响，从而显著提高了图像传感器的信噪比和图像质量，特别是对于低光照条件下的成像至关重要。它是现代CMOS图像传感器不可或缺的核心技术之一。

希望这个中文解释能帮助你理解相关双采样电路！