“折叠式共源共栅”（Folded Cascode）是模拟集成电路设计中高性能放大器（特别是运算放大器） 常用的一种关键电路结构。它是共源共栅（Cascode） 结构的一个重要变种。

核心概念：

1. 基础（共源共栅 Cascode）：

   • 基本共源共栅结构通常指两个晶体管（常为一个NMOS和一个PMOS）垂直堆叠在一起。
   • 底部的管子（输入管，M1）工作在共源（Common Source）模式。
   • 顶部的管子（共源共栅管，M2）工作在共栅（Common Gate）模式（对于NMOS管）或共源模式（对于PMOS管，但实现共栅功能）。
   • 主要目的：利用M2的屏蔽效应，显著提高M1的输出阻抗，从而极大地提高电压增益。同时，它比单纯的共源级具有更好的频率响应（减少密勒效应）。

2. “折叠”（Folded）：

   • 折叠式共源共栅的关键创新在于电流路径的改变。
   • 在传统堆叠共源共栅中，M1（输入管）的漏极电流直接向上流动进入M2（共源共栅管）的源极。
   • 在折叠式共源共栅中，输入管（M1）的漏极电流不再直接向上流入共源共栅管（MCas）的源极。相反：
     • M1的漏极通过一个额外的偏置电流源（通常用晶体管实现）被“拉”向相反的电源轨（比如，如果M1是NMOS，其漏极被拉到V_DD；如果M1是PMOS，其漏极被拉到V_SS）。
     • 然后在M1的漏极节点（折叠点），另一个同类型的晶体管（MCas）被连接，其源极接在这个节点上，漏极连接回输出节点。
     • 结果： M1的漏极电流被“折返”或“折叠”，然后通过另一个分支（即MCas支路）重新流向下方的输出节点或负载。电流路径不再是简单的垂直向上，而是在中间节点发生了一次“拐弯”或“折叠”。

折叠式共源共栅的典型结构（以PMOS输入为例）：

               VDD
                |
                |\
                | \
        I_bias1 |  \
                |   \
                |    \
                |     \
                |      \
                |______ MCas (NMOS, 共源共栅管)
                |        \
                |         \
         输入信号Vin --- M1 (PMOS, 输入管)
                |         |
                |______ MCas (NMOS, 共源共栅管) [对于差分输入会有对称结构]
                |        /
                |       /
        I_bias2 |      /
                |     /
                |    /
                |   /
                |  /
                | /
               VSS / GND
        输出节点 Vout 通常接在某个或两个MCas的漏极

关键元件和特点：

1. 输入管 (M1)： 通常是PMOS或NMOS，工作在饱和区，作为跨导器件（g_m1），决定放大器的主要增益。
2. 共源共栅管 (MCas)： 与输入管不同类型（若M1是PMOS，则MCas是NMOS；反之亦然）。它也工作在饱和区。其主要作用是大幅提高从折叠点（M1漏极）向下（或向上）看的小信号输出阻抗。
3. 偏置电流源 (I_bias1, I_bias2)： 提供稳定的直流偏置电流，设定工作点。它们通常由工作在饱和区的MOSFET实现（电流镜等）。
4. 电流“折叠”路径： M1的漏极电流被拉到相反电源轨后，MCas重新引导电流流向输出端。这就是“折叠”名称的由来。
5. 折叠点 (Folding Node)： M1漏极、偏置电流源、MCas源极的交点。这是一个关键的内部节点。

折叠式共源共栅的主要优势：

1. 良好的电压余度：
   • 这是折叠结构最显著和最重要的优点。
   • 由于输入管（M1）的漏极电压被偏置电流源“拉”向相反的电源轨，该电压不再像传统堆叠共源共栅那样需要足够高（对于NMOS）或足够低（对于PMOS）以保持MCas饱和。
   • 结果： 折叠结构可以允许更低的输入共模电压（对于PMOS输入）或更高的输入共模电压（对于NMOS输入），同时对电源电压的要求更低。这在低电源电压（如1.8V, 1.2V甚至更低）设计中至关重要。
2. 高输出阻抗：
   • 继承了传统共源共栅的优点。输入管M1的输出阻抗（r_ds1）被MCas有效地提升（大约提升 g_mCas r_dsCas 倍），从而在输出节点（通常也是MCas的漏极）获得非常高的输出阻抗（≈ g_mCas r_dsCas r_ds1），提供了极高的开路电压增益（A_v ≈ -g_m1 (g_mCas r_dsCas r_ds1)）。
3. 降低密勒效应：
   • 虽然不如传统堆叠结构显著，但MCas依然提供了一定的屏蔽作用，减少了输入管（M1）栅漏电容（C_gd）引起的密勒效应，有助于获得更高的带宽。
4. 差分输入兼容性： 结构天然对称，非常适合构建全差分放大器（通过镜像复制另一臂）。

折叠式共源共栅的主要缺点：

1. 功耗略高：
   • 偏置电流源（I_bias1, I_bias2)需要额外的电流。总的静态功耗通常高于单管放大器或简单两级运放（但性能远优）。
2. 输出摆幅限制：
   • 输出节点电压需要确保MCas和输出端的偏置电流源都保持在饱和区，这限制了最大输出摆幅（虽然通常比传统堆叠结构在低电压下好）。
3. 折叠点阻抗和极点：
   • 折叠点通常是高阻抗节点（≈ r_ds1 ∥ ...），并且可能连接着较大的电容（来自M1漏极结电容、MCas源极电容等）。
   • 这可能导致该节点形成一个低频主极点（尤其在单端输出时），从而限制了频率响应和转换速率（Slew Rate）。设计时需要仔细考虑频率补偿。
4. 频率响应比堆叠结构略差： 虽然减少了输入密勒效应，但引入了额外的内部节点（折叠点），可能限制最终速度上限。

应用场合：

折叠式共源共栅放大器是高性能CMOS运算放大器的核心构建模块，广泛应用于：

• 低电压、高精度运算放大器（尤其在先进CMOS工艺节点下）。
• 模数转换器（ADC）中的前端采样保持电路和比较器预放大器。
• 数模转换器（DAC）中的参考缓冲器和输出缓冲器。
• 全差分放大器（作为输入级或主增益级）。
• 对增益、电压余度、速度有较高要求的通用放大器设计。

总结：

折叠式共源共栅放大器通过独特的“折叠”电流路径设计，在保持传统共源共栅结构高增益优点的同时，显著改善了输入电压范围（尤其在低电源电压下），使其成为现代高性能模拟集成电路设计中不可或缺的、高效能的增益级结构。其设计需要在增益、带宽、功耗、摆幅和补偿方面进行精妙的权衡（Trade-off）。