ISA（Industry Standard Architecture）总线是早期IBM PC及其兼容机中使用的系统总线标准。其接口引脚的定义遵循特定的功能分组和电气规范。以下是ISA总线（通常指16位ISA，兼容8位）接口引脚的定义方式（基于主板上标准ISA插槽的连接器）：

核心定义原则

1. 功能分组： 信号按其功能分类，如地址线、数据线、控制信号、中断、DMA等。
2. 总线宽度：
   • 8位ISA (XT-Bus)： 提供8位数据线、20位地址线 (寻址1MB内存空间)。
   • 16位ISA (AT-Bus)： 在8位基础上扩展，增加额外引脚提供高8位数据线 (D8-D15) 和4位高地址线 (LA17-LA23, 部分由总线控制器锁存生成SA17-SA19)，支持16位数据操作和16MB内存地址空间。
3. 物理接口：
   • 使用双列直插式的边缘连接器。
   • 8位部分： 62引脚 (A面31针，B面31针)。
   • 16位扩展部分： 增加36引脚 (C面18针，D面18针)，与8位部分一起构成完整的16位ISA插槽 (共98引脚)。
4. 信号类型： 主要包括数字电平信号 (TTL兼容)。
5. 电平标准： TTL (晶体管-晶体管逻辑) 电平 (0表示低电平≈0V，1表示高电平≈3.3V-5V)。
6. 方向： 信号相对于主板而言有输入 (I)、输出 (O)、双向 (I/O) 之分。例如地址线是CPU或总线主控输出给外设 (O)，数据线是双向 (I/O)。

主要信号组及其定义说明

1. 地址信号线 (CPU或Bus Master -> I/O设备/内存)

• SA0-SA19 (I/O): 系统地址总线 (System Address Bus)。这是主要且直接受CPU驱动的低20位地址线，用于寻址内存 (00000h-FFFFFh) 和I/O端口。由CPU或总线控制器直接驱动。
• LA17-LA23 (I/O): 非锁存地址总线 (Unlatched Address Bus)。这些是在16位ISA扩展槽中增加的7条地址线 (LA17-LA23)。它们比SA信号早出现 (在ALE变低之前)，但不像SA信号那样被锁存 (BALE下降沿锁存SA地址)。ISA卡可以利用BALE对这些信号进行锁存，与SA0-SA19结合形成24位地址线 (SA0-SA19 + LA17-LA23)，最多可寻址16MB (16,777,216字节) 内存空间。主要用于访问16MB地址空间。

2. 数据信号线 (双向)

• SD0-SD7 (I/O): 系统数据总线 (低字节) (System Data Bus [Lower Byte])。这8条数据线是所有ISA槽都有的，用于传输数据的低8位。它们是双向的。
• SD8-SD15 (I/O): 系统数据总线 (高字节) (System Data Bus [Upper Byte])。这8条数据线仅在16位ISA槽的扩展部分中存在，用于传输数据的高8位。它们是双向的。支持16位数据传输。

3. 主要控制信号线

• IOR\ (I/O): I/O读命令 (I/O Read)。低电平有效。总线主控 (如CPU) 发出此信号，指示当前总线周期是一个I/O端口读操作。被选中的I/O设备应在信号有效期间将数据放到数据总线上。
• IOW\ (I/O): I/O写命令 (I/O Write)。低电平有效。总线主控发出此信号，指示当前总线周期是一个I/O端口写操作。被选中的I/O设备应在信号有效期间从数据总线上读取数据。
• MEMR\ (I/O): 存储器读命令 (Memory Read)。低电平有效。总线主控发出此信号，指示当前总线周期是一个内存读操作。被寻址的存储单元应在信号有效期间将数据放到数据总线上。
• MEMW\ (I/O): 存储器写命令 (Memory Write)。低电平有效。总线主控发出此信号，指示当前总线周期是一个内存写操作。被寻址的存储单元应在信号有效期间从数据总线上接收数据。
• SMEMR\ / SMEMW\ (O): 系统存储器读/写命令 (System Memory Read/Write)。低电平有效。这两个信号的功能与MEMR\和MEMW\类似，但有一个关键区别：它们只对系统存储器的前1MB空间 (000000h-0FFFFFh) 有效。在访问这1MB内存空间时，系统同时产生SMEMx\和MEMx\信号；访问1MB以上的内存时，只产生MEMx\信号。ISA卡通常使用SMEMx\来访问兼容的低端内存。
• BALE (O): 地址锁存使能 (Buffered Address Latch Enable)。高电平有效。由总线控制器或类似电路驱动，用于在地址总线稳定后锁存有效的地址信号 (SA0-SA19)。其下降沿指示SA地址线已稳定可被锁存。
• AEN (O): 地址使能 (Address Enable)。高电平有效。这个信号由主板上的DMA控制器驱动。当AEN为高电平时，表示当前总线周期由DMA控制器控制 (而非CPU)，此时I/O端口译码器不应响应I/O地址线上的地址（因为这是由DMA设备控制的内存访问）。ISA卡应检测AEN信号，仅在AEN为低时（CPU控制周期）才译码I/O端口地址。

4. 中断请求信号线 (I/O设备 -> 中断控制器)

• IRQx (I): 中断请求 (Interrupt Request)。高电平或上升沿有效（取决于系统配置）。I/O设备通过将对应的IRQ线驱动为高电平（或产生上升沿）来向主板上的中断控制器（如8259A）请求CPU中断服务。ISA总线定义了多个IRQ线（如IRQ3, IRQ4, IRQ5, IRQ7, IRQ9-IRQ12, IRQ14, IRQ15 在16位槽中），有些IRQ已被系统设备占用（如IRQ0/定时器， IRQ1/键盘），需要为外设卡分配空闲的IRQ。共享冲突是ISA的缺点。

5. DMA通道信号线 (I/O设备 <-> DMA控制器)

• DRQx (I): DMA请求 (DMA Request)。高电平有效。I/O设备通过驱动DRQx线为高来向DMA控制器请求DMA服务（直接内存访问，不经过CPU）。
• DACKx\ (O): DMA响应 (DMA Acknowledge)。低电平有效。DMA控制器收到有效的DRQx请求并安排好通道后，会将对应的DACKx\信号置为低电平，告知I/O设备DMA传输即将开始。ISA总线定义了多个DMA通道（如DRQ0-DRQ3在8位槽，DRQ5-DRQ7在16位槽中）。
• TC (O): 终止计数 (Terminal Count)。高电平有效。由DMA控制器驱动，当DMA通道的传输计数器达到设定的终点时，TC线变为高电平，告知进行DMA传输的设备当前通道的DMA传输周期结束。
• REFRESH\ (I/O): 刷新信号 (Refresh)。低电平有效。用于指示正在进行DRAM刷新周期。在老系统中可能由DMA控制器驱动。某些内存卡可能需要此信号。

6. 时钟与辅助信号线

• OSC (O): 振荡器时钟 (Oscillator Clock)。一个未分频的高频时钟信号 (如14.31818 MHz)，通常用于驱动彩色视频电路，也可用作高精度定时参考。
• CLK (O): 系统时钟 (System Clock)。由OSC分频而来 (如14.31818 MHz / 3 ≈ 4.77 MHz，或6/8MHz等)。为总线提供基本时序参考。
• RESETDRV (O): 复位驱动 (Reset Drive)。高电平有效。系统上电或复位按钮按下时，由主板上的复位电路驱动为高电平，用于复位所有连接到总线的设备。当此信号变为低电平时，标志系统复位完成，设备应开始初始化。
• IOCHRDY (I): I/O通道就绪 (I/O Channel Ready)。这是一个输入信号，通常由外设卡拉低以插入等待状态。如果ISA卡需要延长总线周期（例如，访问慢速设备），它可以拉低IOCHRDY来通知总线控制器（或CPU）“还没准备好”，从而强制插入等待周期。用于与慢速设备同步。
• OWS\ (I): 零等待状态 (Zero Wait State)。仅在16位槽中存在。低电平有效。这是一个由外设卡提供的输入信号。如果外设卡能在标准总线周期内完成操作（不需要插入等待状态），它可以驱动OWS\为低电平。如果系统支持，它可以减少总线周期的长度（例如，在MEMR\或MEMW\期间）。主要用于加速内存访问。
• MASTER16\ (I): 主控16位 (Master 16-bit)。低电平有效。仅在16位槽中存在。这是由具有总线主控能力（即能够接管总线控制权）的16位ISA卡驱动的信号。当卡准备好成为总线主控并驱动地址和控制总线时，它先请求DMA通道 (DRQx)，在收到响应 (DACKx) 后，再驱动MASTER16\为低以最终获得总线控制权。
• I/O CHK\ (I): I/O通道校验 (I/O Channel Check)。低电平有效。这是一个错误报告信号。如果ISA卡检测到严重错误（如存储器或I/O访问期间出现奇偶校验错误），它应将此信号驱动为低电平，这通常会触发不可屏蔽中断 (NMI) 给CPU。
• +5V, -5V, +12V, -12V, GND: 为ISA卡提供必需的供电电压和接地参考点。

总结关键点

• 定义基于功能： 所有引脚都是为了支持内存访问、I/O访问、中断处理、DMA传输、时钟同步、供电和错误报告等核心PC功能而定义的。
• 两级结构： 8位槽定义了基础功能，16位槽通过36个扩展引脚增加了高8位数据线、高地址线以及额外的控制信号（如OWS\、MASTER16) 来支持16位操作、更大寻址空间和增强功能（如总线主控）。
• 共享资源： IRQ和DMA通道需要仔细配置以避免冲突，这是ISA的主要局限之一。
• 时序不严格正交： 地址、数据和控制信号之间的时序关系（如SA在BALE下降沿锁存）是明确定义的，但不像现代总线那样高度规范化。
• 电平： 所有信号都是TTL兼容电平。

理解这些信号的功能和相互关系对于设计或调试ISA兼容设备至关重要。

以下是关键信号组的简化表格总结：

注： 方向“O”表示信号由主板(或当前总线主控)输出到ISA卡，“I”表示信号由ISA卡输入到主板。标有“(16位)”的信号仅在16位ISA扩展槽中存在。