贴片晶振的外围电路通常非常简单，主要由两个核心元件构成：负载电容（也称匹配电容）。其作用是保证晶振稳定工作在标称频率上。

以下是典型的贴片晶振外围电路构成及设计要点（以常见4引脚贴片晶振，如SMD3225、2520等为例）：

核心电路图

      ┌───────────┐
      │           │
      │ IC        │          XTAL_OUT
      │           ├─────────●────┐
      │ OSC_OUT   │             │
      │           │           ┌─┴─┐
      │ OSC_IN    ├─────────●─┤   ├─┐
      │           │           └─┬─┘ │
      └───────────┘             │   │
                          C1     │   C2   Crystal
                         ┌─┴─┐   │  ┌─┴─┐
                         │   ├───┼──┤   │
                         └─┬─┘   │  └─┬─┘
                            │     └────┼──────● GND
                            │          │
                           GND        GND

(● 表示连接点)

关键元件及作用

1. 负载电容 (C_L1 和 C_L2)

   • 作用：补偿晶振的等效电容，使其谐振在标称频率。
   • 取值要求：
     • 一般为 10pF~22pF（最常见为12pF、15pF、18pF、20pF）
     • 必须对称使用（C1 = C2）
     • 计算公式： C<sub>L</sub> = (C1 * C2) / (C1 + C2) + C<sub>stray</sub> 其中:
     • C<sub>L</sub>：晶振规格书要求的负载电容值
     • C<sub>stray</sub>：PCB走线和芯片引脚的寄生电容（通常估计为2pF~5pF）。
   • 示例：若晶振要求负载电容CL = 18pF，估计C_stray ≈ 3pF 18 ≈ (C1 * C1) / (2*C1) + 3 => C1 ≈ 2*(18-3) ≈ 30pF 因此选用两个30pF电容（实际常用27pF或33pF规格）。

2. 反馈电阻 (R_f， 可选但推荐)

   • 位置：连接在IC的OSC_IN和OSC_OUT之间。
   • 作用：
     • 为反相放大器提供直流偏置，使其工作在放大区。
     • 帮助起振。
   • 取值：通常为1MΩ~10MΩ（推荐2MΩ）。

3. 串联阻尼电阻 (R_s， 可选)

   • 位置：串联在OSC_OUT与晶振之间。
   • 作用：抑制过强的振荡驱动功率，防止晶振过驱（导致频率漂移或损坏）。
   • 取值：需要根据晶振特性和IC驱动能力调整（数十欧姆至几百欧姆）。

4. 接地电容 (C_GND， 推荐)

   • 位置：晶振金属外壳下方设置GND覆铜，并通过过孔连接到主地平面。
   • 作用：屏蔽噪声，提升EMC性能。

PCB布局关键要求

1. 靠近IC放置：晶振及电容应紧邻芯片的OSC_IN和OSC_OUT引脚。
2. 走线最短化：OSC信号线尽可能短、粗，避免直角走线。
3. 接地完整：
   • 晶振下方铺地。
   • 负载电容的GND端就近打地孔。
   • 避免晶振下方走其他信号线（尤其是高速或开关信号）。
4. 避免干扰源：远离电源、电感、高频信号线。

不同引脚类型处理

• 2引脚无源晶振：使用以上通用设计。
• 4引脚有源晶振(振荡器模块)：只需连接电源滤波电容（VCC到GND的0.1uF电容）和输出端（一般不需额外匹配）。

总结设计步骤

1. 查阅规格书：确认晶振的负载电容(C<sub>L</sub>)要求。
2. 计算C1/C2： C1 = C2 ≈ 2 * (C<sub>L</sub> - C<sub>stray</sub>)。
3. 添加反馈电阻R_f：选用1MΩ~10MΩ电阻（常用2MΩ）。
4. 布局优化：严格按PCB要点布局走线。
5. 调试：量产前用示波器检查振荡波形（正弦波，幅度适中）。

遵循此设计指南，可确保晶振电路工作稳定可靠！遇到特殊应用时（如低功耗、高温环境），需结合规格书参数详细计算。