差分对阻抗

差分对阻抗（Differential Pair Impedance）是指高速数字电路或高频模拟电路中，一对长度相同、平行布线且传输差分信号的走线之间形成的阻抗特性。它衡量的是信号在两条相位相反的信号线间传输时所遇到的阻抗（单位为欧姆，Ω），而非单根走线对地的阻抗（单端阻抗）。

核心概念：

目的：
- 确保传输差分信号（一个正相信号 + 一个反相信号）时，信号完整性得到优化，减少噪声（共模噪声）干扰，抑制电磁干扰（EMI），并提供更清晰的信号传输。
- 匹配驱动器和接收器的差分端口阻抗，防止信号反射。
关键特性：
- 偶模（差分模式）阻抗（Z_diff）：这是指当一对差分线上施加大小相等、方向相反的信号时，在两条线之间测量到的阻抗。我们通常所说的“差分阻抗”指的就是 Z_diff。
- 奇模阻抗（Z_comm）：指当一对差分线上施加大小相等、方向相同的信号（即共模信号）时，单根走线对参考平面（通常是地） 的阻抗。它通常是单端阻抗Z₀的一半。
- 关系：Z_diff ≈ 2 Z₀ (1 - k) 其中：
  - Z₀：单根走线的特性阻抗（单端阻抗）。
  - k：两条差分线之间的耦合系数（Coupling Coefficient）。k值越大（走线靠得越近），两条线之间的电气耦合就越强，差分阻抗Z_diff就越小。k值越小（走线距离越远），Z_diff越接近2*Z₀。
影响差分阻抗的关键设计参数：
- 线宽（W）：走线的宽度。
- 线距（S）：同一差分对内部两条走线中心到中心的间距（非常重要！减小S会显著增大耦合k，从而减小Z_diff）。
- 介电常数（ε_r）：PCB基板材料的介电常数。
- 介质厚度（H）：走线到最近参考平面（地或电源层）的距离。
- 铜箔厚度（T）：走线导体的厚度。
- 阻焊层（Soldermask）：覆盖在走线上方的绿油层也会轻微影响阻抗。
- 走线长度匹配：差分对的两条线必须长度相等（或长度差控制在极小范围内），否则相位差会导致信号失真和共模噪声。
常用标准值：
- 100Ω：这是高速数字电路中最广泛使用的差分阻抗标准值（例如USB 2.0/3.x, HDMI, Ethernet (10/100/1000BASE-T), PCI Express, LVDS, SATA, DDR内存时钟等）。
- 90Ω：某些特定标准或设计中使用（如部分DDR内存数据线）。
- 120Ω：在RS-422/485等传统差分串行接口中使用。
- 150Ω：较少见，有时在高速背板或定制设计中出现。
为什么重要：
- 信号完整性（SI）：控制信号上升/下降沿陡峭度，减少过冲/下冲、振铃。
- 降低噪声容限：差分信号本身对共模噪声有抑制作用，匹配阻抗进一步减少反射噪声。
- 减小EMI：良好的差分阻抗有助于环路磁场相互抵消。
- 时序控制：确保差分信号的相位关系准确。
如何控制：
- 使用专业的PCB阻抗计算器（在线或集成在EDA软件中）进行设计前的计算。
- 在PCB设计规则中设置精确的线宽、线距要求。
- 要求PCB制造商在说明书中明确指定目标差分阻抗值（如100Ω）和控制阻抗所需的堆叠结构参数（H， ε_r）。
- PCB制造完成后需进行阻抗测试（通常使用TDR时域反射计）。