关于 RTL8723DS 的电路图（Wi-Fi + Bluetooth Combo 模块），以下是关键设计要点和参考示意图。由于完整电路图受版权保护，此处提供 典型应用电路的核心连接方式，并推荐官方资源供进一步查阅。

1. 核心电路模块

RTL8723DS 通常设计为模块化使用（如 eMMC 封装），外围电路需包含以下部分：

• 电源电路
  • VDDIO（I/O 电源）：3.3V
  • VDD12（内核电源）：1.2V（需 LDO 或 DC-DC 转换）
  • 旁路电容：每个电源引脚接 0.1μF + 10μF 电容滤波。
• 时钟电路
  • 外部晶振：25MHz 或 40MHz，负载电容 10-20pF（典型值）。

    XTAL_IN ──┤├── 晶体 ──┤├── XTAL_OUT
           │          │
           └─10pF─GND └─10pF─GND

• 射频天线接口
  • RF_ANT 引脚通过 π 型匹配网络（L/C）连接天线：

    ANT ──┬─L1─┬─RF_ANT
      │    │
      C1   C2
      │    │
     GND  GND

  • 推荐值：L1 ≈ 2.2nH, C1/C2 ≈ 1pF（需根据实际阻抗调整）。

2. 接口连接

• Wi-Fi 部分（SDIO 接口）

  • 连接主控处理器（如 Allwinner/瑞芯微芯片）：

    RTL8723DS    ──→  主控  
    SDIO_CLK     ──→  SDIO_CLK  
    SDIO_CMD     ──→  SDIO_CMD  
    SDIO_DATA0-3 ──→  SDIO_DATA0-3  

  • 需上拉电阻（10kΩ）到 VDDIO。

• 蓝牙部分（UART/PCM 接口）

  • 控制与音频传输：

    RTL8723DS  ──→  主控  
    BT_TXD     ──→  UART_RXD  
    BT_RXD     ──→  UART_TXD  
    BT_RTS     ──→  UART_CTS  
    BT_CTS     ──→  UART_RTS  
    PCM_IN/OUT ──→  音频编解码器（可选）  

• 控制引脚

  • BT_WAKE/WLAN_WAKE：主机唤醒信号（高电平有效）。
  • BT_RST/WLAN_RST：复位引脚（低电平有效，需 RC 延迟电路）。

3. 关键设计注意事项

1. 射频布局
   • 天线走线需 50Ω 阻抗匹配，避免直角转折。
   • 模块下方铺地，并增加接地过孔。
2. 电源隔离
   • 数字电源与模拟电源（RF部分）用磁珠隔离，例如：

     VDD_3V3 ──●── FB1（1kΩ @ 100MHz）───→ VDD_RF  
            │  
           GND  

3. ESD 保护
   • 在 USB/UART/SDIO 接口线添加 TVS 二极管（如 PESD5V0）。

4. 官方资源

• 完整电路图获取：
  • 联系 Realtek 官方（需签署 NDA）：Realtek 技术支持
  • 模块供应商（如 HF-LPB100）：提供参考设计（例如：正基科技）。
• 参考设计图：
  RTL8723DS Reference Design - 简化框图（注：此为示意图链接，实际需搜索供应商文档）。

5. 故障排查要点

• 无法启动：检查复位时序（>100ms 低电平）。
• Wi-Fi 丢包：确认 SDIO 时钟≤50MHz，且走线等长。
• 蓝牙断开：检查 UART 波特率（默认 115200）和流控信号。

注意：具体电路参数需根据模块手册（如 HF-LPB100 数据手册）调整，不同封装引脚可能不同。建议优先使用已认证模块（如带 FCC/CE 认证）以减少射频设计风险。