在 PCB 设计中，“导线叠加”和“铺铜”是两个重要的概念，它们在实现电气连接、信号完整性、电源分配、散热和电磁兼容性方面扮演着关键角色。以下是详细解释：

一、 导线叠加 (Trace Stacking/Overlapping - 通常指不同层)

“导线叠加”通常指的是在不同信号层上，一条导线位于另一条导线的正上方或正下方。这不是指在同一层将两条导线物理重叠（设计规则通常会禁止同一层导线短路重叠）。

1. 目的与原因：

   • 节省空间/提高布线密度： 在复杂的高密度互连设计中，充分利用垂直空间是必要的。
   • 特定信号路径： 有时为了满足特定的拓扑结构或长度匹配要求，需要在不同层重叠布线。
   • 参考平面连续性： 高速信号线通常需要紧邻完整的地平面或电源平面（作为参考平面）。一条信号线在 Layer N 布线，其参考平面通常是 Layer N-1 或 Layer N+1 上的大面积铜箔（铺铜）。当另一条信号线在 Layer N+2 上位于第一条线的正上方时，它实质上是“叠加”在第一条线上方，但它的主要参考平面是 Layer N+1 或 Layer N+3。

2. 关键考虑因素 (非常重要)：

   • 层间串扰： 这是最主要的风险。紧密上下重叠的平行导线会通过层间电容和互感产生明显的串扰（电磁耦合），尤其是对于高速信号或边沿陡峭的信号（如时钟、高速数据线）。
   • 阻抗控制： 重叠的导线会影响彼此的阻抗，因为它们各自的电场和磁场会相互干扰。这可能导致阻抗不连续和信号反射。
   • 参考平面： 每条信号线都需要一个完整、低阻抗的参考平面（通常是地或电源铺铜层）。如果两条重叠的线共享同一个参考平面层，它们之间的耦合会更显著。最好让它们分别参考不同的平面层（如果叠层允许）。
   • 设计规则检查： 虽然物理上不短路，但需要确保设计规则约束了不同层重叠导线的最小垂直间距，以控制串扰和阻抗。通常尽量避免关键高速信号线（如差分对、时钟）在长距离上直接上下对齐重叠。如果不可避免，需增大层间距、在它们之间插入接地层或严格仿真串扰。

二、 铺铜 (Copper Pour)

“铺铜”是指在 PCB 的空旷区域（没有被导线、焊盘、过孔等占据的区域）填充大面积的铜箔。

1. 目的与好处：

   • 提供参考平面： 这是最重要的功能之一。大面积的地铺铜（GND Plane) 或电源铺铜 (Power Plane) 为信号线提供低阻抗的返回路径，对控制阻抗、减少环路面积、抑制 EMI 至关重要。
   • 改善散热： 铜是良导体，大面积铺铜能有效传递元器件（特别是大功率器件）产生的热量，帮助均匀分布温度，防止局部过热。
   • 增加载流能力： 对于需要承载大电流的路径（如电源输入、电机驱动），宽导线或铺铜可以降低电阻，减少压降和发热。
   • 减少电磁干扰： 地铺铜作为屏蔽层，可以吸收和泄放噪声能量，阻止噪声向外辐射（EMI）或外部噪声干扰电路（EMS）。
   • 提高制造良率： 均匀分布的铜有助于电镀和蚀刻过程中的热平衡和化学平衡，减少板翘曲。
   • 节省蚀刻液： 减少需要蚀刻掉的铜，降低成本和环境影响（相对次要）。

2. 类型与方法：

   • 正片铺铜： 最常见的方式。你主动绘制一个铺铜区域轮廓（多边形），软件自动填充该区域内所有空闲区域（避开导线、焊盘等）。EDA 软件通常称为 Polygon Pour 或 Copper Region。
   • 负片铺铜： 主要用于内电层（电源层、地层）。整个层默认都是铜箔，你放置的是“空洞”（Split Plane, Anti-pad），即在该层上画出不需要铜的区域（如其他网络的过孔穿过的区域、隔离槽）。EDA 软件中通常指定为 Plane Layer 或 Negative Layer。
   • 网格铺铜 VS 实心铺铜：
     • 实心铺铜：提供最好的屏蔽、散热和载流能力，是首选。
     • 网格铺铜：由交叉的细线构成网格状。优点是降低热应力（减少焊锡膏量），减轻板子重量，蚀刻时间稍短。缺点是屏蔽效果、散热和载流能力远逊于实心铺铜，高频性能受影响。现代 PCB 设计中，网格铺铜主要用于特殊工艺要求或非常低成本的场合，一般不推荐。

3. 关键考虑因素：

   • 网络连接： 铺铜必须连接到特定的网络（通常是 GND 或某个电源 VCC、VDD）。在铺铜属性中设置正确的网络名至关重要。
   • 与导线/焊盘的连接方式：
     • 十字连接：铺铜通过几条细线（Thermal Relief - 热隔离焊盘/花焊盘）连接到引脚焊盘。强烈推荐用于需要焊接的焊盘（尤其是手工焊）。 它减少了焊接时铺铜的散热作用，使焊点更容易达到合适温度，避免虚焊或冷焊。
     • 全连接：铺铜直接完全覆盖焊盘边缘。仅适用于不需要焊接的连接（如测试点、压接连接器）或作为散热器使用的裸露焊盘。 用于需焊接的焊盘会导致焊接困难。
   • 孤立铜皮： 也称为“死铜”。指没有连接到指定网络的、悬浮的铜箔区域。强烈建议移除所有孤立铜皮。 它们会成为天线，辐射或接收噪声，恶化 EMC 性能。EDA 软件通常有选项（Remove Dead Copper) 来自动删除。
   • 铺铜间距： 设置铺铜边缘到导线、焊盘、板边等其他对象的最小安全间距。这个间距通常等于或大于布线的安全间距规则。
   • 铺铜优先级： 当多个铺铜区域重叠时，需要设置优先级决定哪个铺铜覆盖哪个区域。
   • 高速信号参考： 高速信号线应紧邻完整的地铺铜层（参考平面），避免跨分割区。
   • 散热过孔： 在大功率元件下方的铺铜区域，添加连接到内部或背面地层的过孔阵列，能显著增强散热效果（Thermal Via Array）。

总结

简单来说：

• 导线叠加： 是布线策略的一部分，目的是利用垂直空间走线，但要极其小心高速信号间的串扰问题。
• 铺铜： 是 PCB 设计的“基础设施”，主要用于提供一个稳定的“地”或“电源”背景，对电路的稳定性、性能（信号完整性、EMC）和可靠性（散热）至关重要。正确使用铺铜是良好 PCB 设计的基石。

在进行 PCB 设计时，务必理解这些概念并利用 EDA 工具（如 Altium Designer, KiCad, Allegro, PADS 等）提供的规则检查（DRC）和铺铜管理功能来确保设计的正确性和可靠性。对于高速、高密度或大功率设计，进行信号完整性（SI）和电源完整性（PI）仿真通常也是必要的。