计算PCB上的对地电容（通常指电源平面与地平面之间的平板电容或走线/引脚对地的寄生电容）需根据不同情况采用不同方法。以下是常见场景的计算方法及关键公式：

1. 电源/地平面之间的平板电容（Decoupling Capacitor效应）

适用于多层板中相邻的电源层与地层构成的电容，为高频噪声提供低阻抗回路。
计算公式：
[ C = \varepsilon_r \varepsilon_0 \frac{A}{d} ]

• ( C ): 电容值（法拉，F）
• ( \varepsilon_r ): PCB介质的相对介电常数（FR4约为4.2~4.7）
• ( \varepsilon_0 ): 真空介电常数（( 8.854 \times 10^{-12} \, \text{F/m} )）
• ( A ): 电源/地平面重叠面积（m²）
• ( d ): 平面间介质厚度（m）

简化公式（实用单位）：
[ C \, (\text{nF}) = 8.85 \times \varepsilon_r \times \frac{A \, (\text{cm}^2)}{d \, (\text{mm})} ]

示例计算：
FR4板材（(\varepsilon_r = 4.5)），平面重叠面积 (10 \, \text{cm} \times 10 \, \text{cm})，介质厚度 (0.2 \, \text{mm})：
[ C = 8.85 \times 4.5 \times \frac{100}{0.2} \approx 199 \, \text{nF} ]

2. 走线或元器件引脚对地的寄生电容

适用于估算单端走线、过孔或器件引脚对参考地平面的电容。
计算方法：

• 经验公式（微带线模型）:
  [ C_{\text{par}} \approx \frac{\varepsilon_r}{100} \times \frac{W}{H} \quad (\text{pF/inch}) ]

  • ( W )：走线宽度（mil）
  • ( H )：走线到地平面高度（mil）

• 进阶公式（考虑边缘效应）：
  [ C_{\text{par}} = 0.67 \varepsilon_r \left( \frac{W}{H} + 1.4 \left( \frac{T}{H} \right)^{0.8} \right) \quad (\text{pF/inch}) ]

  • ( T )：走线厚度（mil）

示例计算：
FR4板上走线宽 (W = 10 \, \text{mil})，距地高度 (H = 8 \, \text{mil})：
[ C_{\text{par}} \approx \frac{4.5}{100} \times \frac{10}{8} = 0.056 \, \text{pF/inch} ]
（实际值通常为0.1~2 pF/inch，需用场求解器精确计算）

3. 过孔对地电容

过孔寄生电容公式：
[ C_{\text{via}} = \frac{\varepsilon_r T D}{100(d_2 - d_1)} \quad (\text{pF}) ]

• ( T )：PCB厚度（mil）
• ( D )：过孔焊盘直径（mil）
• ( d_1 )：过孔孔径（mil）
• ( d_2 )：反焊盘直径（隔离区直径，mil）

关键影响因素：

1. 介质材料：高频板（如Rogers）的 (\varepsilon_r) 更低，电容减小。
2. 叠层结构：介质厚度 (d) 越小，平板电容越大。
3. 边缘场效应：走线电容需考虑三维场分布，精确值建议用仿真工具（如SI9000、Ansys HFSS）。

设计建议：

• 电源完整性：利用平板电容+去耦电容组合抑制高频噪声。
• 高速信号：严格控制走线对地电容（(C_{\text{par}})），避免信号边沿退化。
• 仿真验证：对关键网络使用 2D场求解器 或 3D电磁仿真 获取精确值。

? 提示：实际设计中，平板电容可通过叠层参数估算，而走线寄生电容建议直接通过EDA工具（如Altium、Cadence）的阻抗计算功能或专用软件验证。