以下为光耦隔离在PCB设计中的关键技术要点（中文详解）：

一、核心设计原则

1. 电气隔离分区

   • 将PCB划分为输入侧（初级）、输出侧（次级） 和光耦本体三个区域，用≥3mm的隔离带分隔。
   • 典型布局：

     [输入电路] → (2mm间隙) → [光耦] → (2mm间隙) → [输出电路]

2. 爬电距离与电气间隙

   • 安规要求：
     • 250V AC系统：初级/次级间最小距离≥6.4mm（参考IEC 60664-1）
     • 高压场景（如1kV+）：需按实际耐压选择加强型光耦（如TLP785）并扩大间距
   • 实现技巧：
     • 在光耦下方开≥1mm宽度的隔离槽（禁止铺铜或走线）
     • 输入/输出走线层错开，避免平行长距离布线

二、关键布线规范

三、接地设计要点

1. 分离地平面

   • 创建PGND（初级地） 和SGND（次级地） 两个独立铜区
   • 双面板示例：

     TOP层：PGND  ──╮  隔离槽    ╭─ SGND
                │          │
     BOT层：PGND铜  ─╯          ─ SGND铜

2. 单点接地（仅适用于低频）

   • 若系统需共地，通过磁珠/0Ω电阻在一点连接PGND与SGND，连接点远离光耦区域

四、元件选型与参数优化

1. 光耦关键参数

   graph LR
   A[CTR>50%] --> B[避免驱动不足]
   C[速度>信号频率2倍] --> D[防止波形畸变]
   E[推荐型号] --> F[低速：PC817 中速：6N137 高速：HCPL-4504]

2. 外围电路设计

   • 输入限流电阻：
     $$R{in} = \frac{V{in} - V_F}{I_F} \quad (I_F取5-20mA)$$
   • 输出上拉电阻：
     根据负载电流和电压计算（典型值1-10kΩ）

五、典型错误规避

1. 致命错误

   • ❌ 输入/输出地平面重叠
   • ❌ 跨越隔离带敷铜
   • ❌ 未使用隔离电源（如用同一LDO供电）

2. 性能陷阱

   • 高速信号未考虑寄生电容（选低Ctr光耦如6N136）
   • CTR衰减未留余量（按寿命末期值设计）

六、进阶设计技巧

1. 增强隔离措施

   • 使用双列直插光耦（DIP-8） 替代SMD，增加引脚间距
   • 在隔离带填充绝缘胶（如聚氨酯） 提升爬电距离

2. EMI抑制

   • 在光耦输入/输出端并联100pF~1nF高压瓷片电容（Y2安规等级）

3. 热设计

   • 大电流光耦（如MOC3063）需预留散热铜箔（≥5mm²）

七、DFM（可制造性）要点

1. 贴片光耦（SOP-4）下方禁止走线
2. 隔离槽两侧添加丝印边界线（宽度≥0.5mm）
3. 光耦极性标识双标记（本体圆点+PCB极性框）

设计验证：使用2500V耐压测试仪，以10mA电流测试1分钟，漏电流<1μA为合格。

遵循以上规范可满足工业级（IEC 61010）和医疗设备（IEC 60601）的隔离要求，实际设计需根据具体安规标准（如UL/CE）调整参数。