pcb什么情况进行阻抗控制

在PCB设计中，阻抗控制主要在以下关键场景下是必需或强烈推荐的：

高速数字电路：
- 信号速率高： 信号频率高（通常指上升时间/下降时间短，而非单纯时钟频率）。常见的有：DDR3/DDR4/DDR5/LPDDR 内存接口、PCI Express、USB 3.x/4、SATA/SAS、HDMI、DisplayPort、Ethernet (特别是千兆及以上)、SerDes接口等。
- 影响： 高速信号的反射会导致信号失真（过冲、下冲、振铃），严重时引起误码、时序错误甚至系统不稳定。阻抗匹配（通常指传输线特性阻抗匹配源端和负载端阻抗）能最大限度减少反射，保证信号完整性。
射频和微波电路：
- 所有射频信号： 无论频率高低（如433MHz、2.4GHz、5GHz、毫米波等），只要是RF信号传输路径（如天线馈线、滤波器间连接、RFIC到滤波器/天线的走线等）。
- 影响： RF信号对阻抗失配极其敏感。失配会导致信号反射回源端，造成：
  - 信号衰减增大（功率损失）。
  - 电压驻波比升高。
  - 噪声系数恶化。
  - 系统效率降低。
  - 频率响应变差。
- 标准阻抗： 通常要求严格控制为50欧姆（常见标准）或75欧姆（部分视频应用）。
差分信号传输：
- 所有差分对： 如USB差分对、HDMI TMDS差分对、PCIe差分对、LVDS、MIPI D-PHY/C-PHY、以太网差分对等。
- 影响： 差分信号依靠两条相位相反的信号线传输，具有抗共模噪声干扰能力强等优点。
  - 需要精确控制差分阻抗，以保证信号质量、共模抑制能力和电磁兼容性。
  - 有时也需要控制每条单端线的奇模阻抗以及两条线之间的耦合度。
- 标准阻抗： 常见的有90欧姆 (USB)、100欧姆 (以太网、HDMI、PCIe等)。
特定关键单端信号线：
- 高速时钟线： 即使不是差分对，高速时钟信号的完整性对系统时序至关重要，也需要进行阻抗控制（通常匹配系统特性阻抗，如50欧姆）。
- 高精度模拟信号线： 对噪声敏感或需要高保真度的模拟信号路径，有时也需要阻抗控制以减少反射和干扰。
需要特性阻抗匹配的传输线：
- 长走线： 当走线长度接近或超过信号有效波长的1/7到1/10时，该走线应被视为传输线，必须进行阻抗控制以实现良好的匹配。
- 系统特性阻抗要求： 当整个系统（包括芯片、连接器、线缆等）设计为特定的特征阻抗（最常见50欧姆）时，PCB上的走线部分也必须控制到该阻抗值，以保证整个链路的阻抗连续性。
需要阻抗连续性的区域：
- 连接器区域： 靠近连接器引脚的走线，阻抗突变会导致严重的反射。
- 芯片引脚/焊盘区域： 从芯片BGA焊球或QFP引脚引出的走线，特别是高速信号，需要平滑过渡或阻抗控制设计。
- 过孔区域： 高速信号换层时使用的过孔会引入阻抗不连续性，有时需要通过背钻、优化焊盘/反焊盘尺寸等方式进行阻抗补偿设计。