以下是PCB设计布线的主要注意事项，按关键领域分类整理：

一、基础布线原则

1. 走线方向控制

   • 相邻层走线需正交（如顶层水平，底层垂直）
   • 避免环形布线，减少电磁耦合

2. 线宽与电流匹配

   铜厚35μm时参考：
   1A电流 → 最小线宽40mil(1mm)
   2A电流 → 最小线宽80mil(2mm)

3. 3W原则
   线间距 ≥ 3倍线宽（如线宽6mil，间距≥18mil）

二、高速信号处理

1. 关键信号优先
   顺序：时钟信号 > 差分对 > 高速数据线 > 模拟信号 > 普通数字线

2. 阻抗控制

   • USB/DDR/HDMI等需做阻抗匹配（通常50Ω单端，90/100Ω差分）
   • 使用层叠计算器确定线宽/介质厚度

3. 长度匹配技巧

   DDR布线示例：
   Data组内误差 ≤ 20mil(0.5mm)
   地址/控制线组内误差 ≤ 50mil(1.25mm)

三、电源完整性

1. 电源分割

   • 数字/模拟电源用20mil以上分割槽
   • 跨分割区需加磁珠/0Ω电阻

2. 电容布局

   去耦电容放置原则：
   [电源引脚]--<100mil>--[电容]--<100mil>--[过孔]

四、EMC设计要点

1. 地平面完整性

   • 关键信号下方预留连续地平面
   • 避免地平面被分割（射频区除外）

2. 环路控制

   • 高速信号回路面积最小化
   • 时钟信号包地处理（每200mil打地过孔）

五、制造工艺约束

1. DFM要求

   • 普通板：线宽/线距 ≥ 4mil
   • 高速板：线宽/线距 ≥ 3.5mil
   • 过孔孔径 ≥ 8mil（外径16mil）

2. 散热处理

   • 大电流路径开窗加锡（阻焊层开窗）
   • 发热器件下方铺铜+散热过孔阵列

六、特殊信号处理

1. 模拟信号

   • ADC/DAC电路采用"分叉地"布局
   • 敏感走线两侧加地线屏蔽

2. 射频信号

   • 50Ω阻抗线采用弧形转角(R>3W)
   • 避免使用过孔（必需时采用背钻）

实战提示：布线完成后务必执行DRC检查，重点关注：

• 未连接网络
• 间距违规
• 电源短路风险
• 丝印重叠区域
• 器件高度冲突

建议使用CAD的3D预览功能检查器件干涉，并通过SI/PI仿真验证关键信号质量。首次设计复杂板卡时，预留30%的布线修改空间。