pcb布线在芯片下方

在PCB设计中，将布线放置在芯片（尤其是带有底部散热焊盘或引脚密集的封装如QFN、BGA、LGA等）的下方是可行但需要极其谨慎的操作。需要综合考虑电气性能、热管理、制造工艺和可靠性。以下是关键注意事项和常见做法：

一、核心注意事项

散热接地焊盘处理（关键！）
- 禁止布线： 大多数芯片底部中央的大焊盘是散热和电气接地用的（通常标记为PAD或Exposed Pad)。绝对禁止在这个焊盘正下方或紧邻区域走任何信号线或电源线！这会导致：
  - 短路风险： 焊锡可能通过阻焊层缝隙桥接焊盘和下方走线。
  - 散热不良： 布线阻碍了焊盘与PCB铜层的热连接，导致芯片过热。
  - 接地不良： 影响芯片的电气性能和噪声抑制能力。
- 正确做法：
  - 在焊盘对应位置的PCB顶层放置一个尺寸匹配（或稍大）的实心铜区域。
  - 在该铜区域打上密集阵列的过孔连接到内层或底层的接地平面。
  - 焊盘下方所有层（尤其是直接相邻层）必须保持大面积完整地平面，提供低阻抗回流路径和散热通道。
信号完整性（SI）与串扰
- 敏感信号线： 高速信号（如时钟、差分对、模拟信号）应避免从芯片正下方穿过。芯片本身是噪声源，下方走线易受干扰，也易干扰芯片。
- 回流路径： 确保高速信号线下方或相邻层有连续的参考平面（通常是GND），回流路径不得被芯片或下方走线破坏。
电源完整性（PI）
- 电源平面分割： 如果芯片下方有电源层，需确保关键电源（如核心电压VCC、模拟电源AVDD）的平面不被无关走线或过孔过度分割，维持低阻抗供电。
- 去耦电容： 芯片的去耦电容必须尽可能靠近其电源引脚放置（优先顶层/底层），不能因为下方走线而被迫远离。下方走线不应阻碍去耦电容的低电感连接。
制造与可靠性（DFM）
- 线宽/线距： 在密集引脚区域（如BGA球下），布线空间极其有限。必须严格遵守PCB制造商的最小线宽/线距能力（通常BGA区域要求更严格）。
- 过孔尺寸与阻焊： 使用微孔（Microvia）、盲埋孔（HDI）技术是BGA下方布线的常用手段。确保过孔有良好的阻焊覆盖，防止焊锡流入。
- 热应力： 芯片工作或焊接时会产生热膨胀。下方密集布线区域需考虑热应力分布，避免因CTE不匹配导致长期可靠性问题。

二、芯片下方布线的实用策略

优先使用内层布线：
- 最佳方案： 对于4层及以上PCB，优先考虑在芯片下方的内层（如Layer 2或Layer N-1）进行布线。顶层（元件面）主要用于放置芯片、去耦电容和短连线；底层（焊接面）也可用于短连线或次要信号。
- 利用相邻层： 在芯片下方信号引脚对应的区域，利用紧邻的内层布线，并通过短过孔连接引脚。
BGA芯片下方布线技巧（HDI常用）：
- 狗骨头扇出： 使用“狗骨头”状焊盘连接BGA球和更细的引出线。
- 盘中孔： 直接在BGA焊盘上打激光微孔（Via-in-Pad），孔内填导电树脂并电镀平整。这是高密度BGA布线的核心手段，但成本较高。
- 逃逸布线： 从BGA球之间狭窄通道向外辐射布线，通常需要极细线和微间距。
QFN/LGA芯片下方布线：
- 中央焊盘区域绝对禁止布线！ 布线只能在四周引脚之间的缝隙区域进行，空间非常有限。
- 优先布非关键信号： 如GPIO、低速控制信号、测试点等。
- 保持地平面完整： 引脚间的缝隙布线下方仍需保持连续的地平面参考。
利用“布线通道”：
- 分析芯片引脚分布，找到引脚较少或没有电源/地引脚（这些通常需要打孔直接连接到内层平面）的区域，形成天然的“布线通道”。