在PCB设计中，平面分割（Plane Split）时产生的死铜（Dead Copper，或称孤岛铜、浮铜）指被隔离在铜平面网络之外、无法电气连接到任何网络的孤立铜区域。以下是详细解释和处理建议：

死铜的成因

当进行电源层/地层分割时，若铜箔区域被分割线完全包围且未通过过孔或走线连接到所属网络，就会形成死铜。例如：

• 分割电源层时，某块铜皮未被分配到任何电源网络。
• 信号层铺铜时，铜皮被其他走线/过孔隔离形成孤立区域。

死铜的潜在问题

1. 天线效应
   死铜可能成为EMI干扰源（接收或辐射噪声），尤其在高速、高频电路中。
2. 生产良率风险
   过小的孤立铜皮在蚀刻时可能脱落，影响PCB良率。
3. 散热不均匀
   局部死铜积聚热量，可能引发热应力变形。

如何处理死铜？

方法1：删除死铜（推荐常规做法）

• EDA工具设置：
  在铺铜规则中勾选 「移除死铜」（Remove Dead Copper）。
  （Altium Designer：铺铜属性 → 勾选Remove Dead Copper；Cadence Allegro：Shape → Global Dynamic Params → 勾选Remove Islands）
• 手动删除：
  设计完成后，通过DRC检查死铜位置，手动删除或优化铺铜形状。

方法2：保留死铜（特定场景）

• 散热需求：死铜可作为散热片，需通过过孔接地/电源（赋予电气属性）。
• 结构加固：在机械应力区域保留死铜提升强度。
• 高频控阻抗：保留铜皮维持参考平面完整性（需评估EMC风险）。

避免死铜的设计技巧

1. 优化分割路径
   分割线避免产生狭长缝隙，确保铜皮区域能通过过孔连接到网络。

   graph LR
   错误分割-->形成孤岛
   优化分割-->连接过孔

2. 添加缝合过孔（Stitching Vias）
   在铺铜边缘均匀添加过孔，使铜皮与相邻层平面低阻抗连接。
3. 调整铺铜边界
   避开密集过孔/走线区，或使用"铜皮挖空"（Void）功能绕开隔离区。

检查死铜的步骤

1. 运行DRC（设计规则检查），查看"孤立铜皮"报错。
2. 在PCB文件中关闭其他图层，仅显示铜皮层，目视检查孤立区域。
3. 使用EDA工具分析功能（如Altium的"Polygon Manager"）。

典型场景示例

⚠️ 注意：军工或高可靠性产品通常强制删除死铜；消费类电子可根据成本/EMC要求灵活处理。

合理管理死铜能显著提升PCB的EMC性能和生产良率，建议在设计初期规划铺铜策略，并在评审阶段专项检查孤立铜区。