在 PCB 设计中实现阻抗控制（通常指传输线的特性阻抗，如单端50Ω，差分100Ω等），需要通过精确设计走线几何结构和材料属性来实现。核心要点如下：

关键设计要素

1. 走线宽度：

   • 最直接的控制参数。阻抗与线宽成反比（线越宽，阻抗越低）。
   • 高速信号（如USB、HDMI、DDR）需按目标阻抗计算线宽。

2. 介质层厚度：

   • 走线到参考层（GND/Power）的介质厚度。阻抗与介质厚度成正比（介质越厚，阻抗越高）。
   • 由PCB叠层结构决定（如PP片厚度）。

3. 铜箔厚度：

   • 常用1oz（35μm）或0.5oz（17.5μm）。铜厚增加 → 阻抗降低。
   • 高频信号建议用0.5oz铜以减小趋肤效应损耗。

4. 介电常数：

   • 基板材料特性（如FR4的εᵣ约为4.2~4.6）。介电常数越高 → 阻抗越低。
   • 高频板可选罗杰斯（Rogers）等低损耗材料（εᵣ更稳定）。

5. 阻焊层：

   • 绿油覆盖会略微降低阻抗（约2-5Ω），需在设计时预留余量。

具体操作步骤

1. 确定目标阻抗值

   • 根据接口标准选择（如USB2.0差分90Ω，PCIe单端85Ω等）。

2. 使用阻抗计算工具

   • EDA软件内置工具：Altium Designer、Cadence Allegro的阻抗计算器。
   • 在线工具：Saturn PCB Toolkit、Polar Si9000e（行业标准）。
   • 输入参数示例：
     • 阻抗类型（单端/差分）
     • 层叠结构（各层厚度、材质εᵣ）
     • 线宽/线距（差分线需设间距）
     • 铜厚、阻焊厚度

3. 设计PCB叠层

   • 与板厂协商确定叠层方案，明确：
     • 每层介质厚度（如芯板1080PP厚度0.1mm）
     • 铜箔类型（压延铜/电解铜）
     • 材料型号（FR4、M6G、Rogers4350B等）

4. 设置设计规则

   • 在EDA软件中：
     • 为目标网络（如DDR时钟线）设置特定线宽。
     • 差分对设置线宽+间距（如USB差分：0.15mm线宽/0.1mm间距）。
     • 避免参考层不连续（GND挖槽会导致阻抗突变）。

5. 与板厂确认工艺能力

   • 提供阻抗控制表（包含层别、线宽、目标阻抗、公差±10%）。
   • 确认板厂能否实现：
     • 最小线宽/间距（如4mil/4mil）
     • 铜厚公差（±0.5oz）
     • 介电常数波动范围（FR4通常按4.4设计）

6. 标注阻抗要求

   • 在Gerber文件中添加阻抗控制说明文档。
   • 用丝印层标注关键走线（如"USB_DP/DM: 90Ω±10%"）。

常见误区

• 忽略参考层：高频信号下方必须有完整地平面（无分割），否则阻抗失控。
• 未考虑铜粗糙度：高频下铜箔粗糙度会增加损耗，选低粗糙度铜箔（如HVLP）。
• 差分对长度不匹配：长度差＞5mil会引入共模噪声（需蛇形线补偿）。

生产与测试

1. 板厂TDR测试：
   交付前用时域反射计抽样测试阻抗，确保符合设计值。
2. 设计验证：
   可用矢量网络分析仪测量S参数，验证信号完整性。

总结：
PCB阻抗控制 = 精确计算线宽/叠层 + 规范设计规则 + 紧密沟通板厂。高速设计务必仿真验证（如ADS/HFSS），避免信号反射引发误码。