以下是 单片机PCB设计的关键规则（中文版），结合实际工程经验整理而成，建议逐项检查：

一、布局规则

1. 核心器件优先定位

   • 单片机放在板中心或靠近主要接口区域，保证关键走线最短。
   • 晶振/时钟 紧贴单片机XTAL引脚（距离≤10mm），下方禁止走线并铺地屏蔽。
   • 退耦电容（0.1μF）贴近每个电源引脚（距离≤2mm），大容量储能电容（10μF~100μF）靠近电源入口。

2. 功能区分区布局

   • 高压/大电流电路（如电机驱动）与数字电路物理隔离。
   • 模拟电路（ADC采样、传感器）单独分区，避免数字噪声干扰。
   • 高频电路（射频、高速通信）远离晶振和模拟区域。

二、布线规则

1. 电源与地线

   • 电源线宽 ≥ 实际电流需求（例：1A电流需≥0.3mm线宽@1oz铜厚）。
   • 地线使用铺铜（Pour） 替代细走线，降低阻抗。
   • 星型接地：数字地、模拟地、功率地单点汇接至主滤波电容地脚。
   • 多层板推荐专用接地层（Layer 2或倒数第二层）。

2. 信号线关键处理

   • 高速信号（USB、SPI > 10MHz）做阻抗控制（常用50Ω单端/90Ω差分）。
   • 敏感信号（复位、中断）远离时钟、电源线，并行时加地线隔离。
   • 避免90°直角走线，改用45°或圆弧拐角（减小辐射干扰）。

3. 差分对与等长

   • USB、CAN等差分线严格等长、等距、同层布线，长度差≤0.1mm。
   • 高速并行总线（如SDIO）做等长约束（组内误差≤50mil）。

三、抗干扰设计

1. 去耦电容布置

   • 每1~2个数字IC配1个0.1μF陶瓷电容，电源入口加10μF电解电容。
   • 关键IC（ADC、DAC）增加0.01μF高频电容并联。

2. 地环路最小化

   • 避免形成环形地线，多层板通过地平面降低环路面积。
   • 晶振下方所有层挖空禁布，外壳接地。

3. 屏蔽与隔离

   • 模拟区域用磁珠/0Ω电阻+单点接地与数字域隔离。
   • 易受干扰线路两侧敷设接地屏蔽线（Guard Trace）。

四、PCB层叠与工艺

• 4层板推荐结构：
  Top（信号）→ GND（整层）→ Power（分割供电）→ Bottom（信号）
• 双面板需保证地网络≥40%铺铜覆盖率。
• 线距/线宽：普通信号≥0.2mm，电源线≥0.5mm（根据电流调整）。
• 过孔尺寸：外径≥0.5mm，内径≥0.3mm（避免小孔加工风险）。

五、调试与生产优化

1. 可测试性设计

   • 关键信号（SWD/JTAG、串口）预留测试点（直径≥1mm）。
   • 预留电源测量焊盘（VCC/GND成对出现）。

2. EMC预防

   • 板边每间隔λ/20（λ为最高频率波长）放置接地过孔阵列（“Via Fence”）。
   • USB/串口等接口外壳接PCB地，并通过Y电容接机壳地。

3. 散热设计

   • 大功耗芯片（如LDO、电机驱动）下方敷铜并增加散热过孔（阵列排列）。
   • 必要时添加散热焊盘（Exposed Pad）连接至底层铜箔。

六、设计验证清单

✅ 执行DRC（设计规则检查）并修正所有报错
✅ 检查所有网络是否连通（飞线清零）
✅ 验证电源与地无短路（用软件高亮显示）
✅ 晶振、复位、烧录接口按手册要求布线
✅ 阻焊层开窗充分（避免焊盘被覆盖）

进阶提示：对高速电路（>25MHz）建议做信号完整性仿真（SI），使用电源完整性工具（如PIPro）优化电容布局。

遵循这些规则可显著提升单片机系统的稳定性与抗干扰能力。实际设计中还需结合具体芯片手册（如STM32、ESP32的PCB设计指南）进行调整。